熊達福，趙忠凱，楊 健

（1.哈爾濱工程大學信息與通信工程學院，哈爾濱 150001；2.北京遙感設備研究所，北京 100854）

0 引言

在現(xiàn)代信息化戰(zhàn)爭中，電子戰(zhàn)已經(jīng)成為決定戰(zhàn)爭勝負的關鍵因素[1]，甚至是決定因素，誰擁有先進的電子戰(zhàn)技術，誰就能取得戰(zhàn)爭的主動權。雷達偵察接收機是截獲和處理雷達信號的關鍵，傳統(tǒng)的抗干擾能力弱、頻率分辨率低、靈敏度較差的接收機已經(jīng)不能適應當前復雜的電磁環(huán)境[2]。信道化接收機具有很寬的處理帶寬、高靈敏度、大動態(tài)范圍、多信號并行處理和大量信息實時處理的能力[3]，也就成為了當前和未來的發(fā)展趨勢，是電子戰(zhàn)未來發(fā)展的必然要求和研究熱點[4]。針對信道化后的信號檢測問題，2012年，胡亞等人設計了一種基于STFT的時序檢測器，降低了檢測時的虛警概率[5]；2014年，王鏹等人提出了基于信道化的自相關函數(shù)的雙門限級聯(lián)濾波算法，有效地提高了在低信噪比下的檢測概率[6]；2015年，游行遠等人利用傅里葉系數(shù)插值迭代方法，在低信噪比下仍可逼近克拉美羅下界[7]。

針對低信噪比下功率強弱不同信號同時到達的檢測難點問題，本文設計了一種基于多相濾波結構的高效數(shù)字信道化接收機，實現(xiàn)了信號的寬帶接收和窄帶處理，提升了檢波處理前的輸入信噪比，并結合自相關累加和中值濾波理論完成脈沖信號檢波包絡的提取，為后續(xù)的信號處理提供脈沖依據(jù)。

1 高效信道化結構的實現(xiàn)

本文信道化接收機采用的是基于多相濾波器組結構[8]，設接收機總信道數(shù)為K，各信道對數(shù)據(jù)進行M倍抽取后送入濾波結構，其中K=FM，取F=2，采用50%交疊的信道劃分方式[9]，K個帶通濾波器由同一個原型低通濾波器調(diào)制生成，原型濾波器的多相結構可以寫為：

式（2）的Z變換為：

對式（3）M倍抽取后得到各信道輸出為：

把M倍抽取前移，得到數(shù)字信道化結構如圖1所示。

圖1 抽取前移后信道化接收機結構圖

此時多相濾波器的輸出為：

式（5）的Z變換為：

將F=2代入式（6）可得：

此時，多相濾波器輸出為：

經(jīng)過IDFT運算后的輸出為：

用快速傅里葉逆變換（Inverse Fast Fourier Transformation，IFFT）代替IDFT，得到本文采用的信道化高效結構如圖2所示。

圖2 高效數(shù)字信道化結構

2 檢波門限的確定

針對信道化后脈沖信號檢波包絡的提取，傳統(tǒng)的方法是直接進行能量檢測，通過比較信號幅度與給定門限值的大小來檢波，但是在低信噪比時無法有效地進行檢波信號的提取，在檢測概率為90%、虛警概率為10-7時，檢測所需的信噪比為14 dB[10]。為此本文對信道化后的信號進行自相關累加運算，并結合中值濾波相關算法進行自適應檢波門限的確定，在輸入信噪比不低于-6 dB時能有效地提取功率強弱不同的同時到達信號的包絡。

2.1 信噪比的提升

采用多相濾波信道化技術，理想情況下當濾波器響應為銳截止時，信道化之后信噪比的提升為10 lg（16）=12 dB。由于系統(tǒng)采用了50%的交疊設計，仿真實測時在輸入信噪比為-6 dB時，信道化后的輸出信噪比約在4 dB左右，即信道化對信噪比的提升約為10 dB。此時還是無法進行檢波包絡的提取，因此，還需要對信道化輸出的信號進行進一步處理，以提高信噪比，達到檢測要求。

在檢波信號提取前，本文對信道化出來的信號進行自相關累加運算，以進一步提升信噪比，設信道化后輸出信號的表達式為：

式（10）中，A 為信號幅度，fc為信號頻率，Δt為采樣時間間隔，φ為初相，ωi為均值為0、方差為δ2的高斯白噪聲。對xi進行N點相關運算可得：

2.2 中值濾波和自適應門限的確定

中值濾波就其實質(zhì)來說是一種非線性濾波，標準中值濾波的基本原理是把數(shù)字圖像或數(shù)字序列中一點的值用該點的一個鄰域中各點值的中值代替，中值的定義如下：

本文中，對信道化后16路信道輸出的信號經(jīng)32點自相關累加后由Cordic算法求取幅度，對累加后的幅度按中值濾波的原理進行排序，由式（14）來確定中值作為檢測門限的一部分，采用的信道化自適應門限可表示為：

其中，μ為噪底，α為恒定虛警概率下的門限系數(shù)，A為按中值濾波原理得到的各信道幅度的中值。設幅度序列為 xij其中為子信道編號，為信號長度，按中值濾波原理由小到大排列好的序列為。

由于對信號累加后的幅度進行了由小到大的排序處理，在只考慮兩個信號同時到達的情況下，中是沒有信號的，因此，可以把這一部分的數(shù)據(jù)作為整個檢測門限的噪底。在這里對其求均值處理以減小誤差，則噪底：

在文獻[11]所提到的虛警概率下，由恒虛警門限系數(shù)的計算公式可得[13]：

則由式（15）～式（18）可得，最終的檢測門限為：

考慮到檢波時噪聲可能帶來的影響，在沒有信號的情況下偶爾可能也會存在過門限的情況出現(xiàn)，因此，選取了“二次門限”，即認為只有當連續(xù)過門限p次時才認為有信號，同時當連續(xù)低于門限q次時認為無信號[14-15]，本文取 p=q=16。

3 仿真結果分析

本文設計的系統(tǒng)采樣率為1 200 MHz，輸入信號頻率范圍為1 250～1 750 MHz，為了保證無盲區(qū)覆蓋500 MHz帶寬，設計帶寬為600 MHz，進行16路信道化，則每一路子信道帶寬為B0=37.5 MHz，處理帶寬為 B=2，B0=75 MHz。

3.1 單信號輸入

仿真條件1：設置輸入信號頻率為1 501 MHz，信號功率為-10 dBm，前端輸入信噪比設為-6 dB，輸入信號經(jīng)過信道化后的歸一化幅度和對信號自相關累加后的歸一化幅度如下頁圖3所示。

圖3 信號自相關累加前后歸一化幅度

圖3（a）是信道化后歸一化的信號幅度，可以看出此時脈沖上的噪聲底部與基線噪聲的頂部存在大量交疊，此時無法進行信號檢測。圖3（b）是對信號經(jīng)過32點自相關累加、求模并歸一化后的信號幅度，可以看出脈沖上的噪聲底部與基線噪聲頂部不存在任何交疊，且兩者之間有較大余量，當設定的檢測門限合適時，是可以提取出脈沖信號的檢波包絡的。

按式（19）來設置自適應檢波門限進行檢波，相關累加后的信號幅度、自適應檢波門限以及當前信號的檢波結果如圖4所示。

圖4 幅度、門限以及檢波結果

圖4（a）中點劃線為自適應檢波門限，實線為信號自相關累加后的幅度。從圖4（a）中可以看出，只有脈沖信號所在位置的幅度是大于檢波門限的；圖4（b）是最終的檢波結果，從圖4（b）中可以看出，檢波信號沒有發(fā)生凹陷和毛刺，說明檢波門限的設定和檢測方法是可行的。

3.2 雙信號輸入

雙信號輸入主要針對信號功率強弱不同且信號同時到達的情況，仿真時設置了兩個脈沖輸入信號。仿真條件設置為：輸入信號1頻率為1 501 MHz、功率為-10 dBm；輸入信號2頻率為1 612 MHz、功率為0 dBm；兩個脈沖信號同時到達且同時結束。以輸入信號1為依據(jù)，設置輸入信噪比為-6 dB，此時的門限、信號累加后的幅度和檢波結果如圖5所示。

圖5 門限、幅度以及檢波結果

圖5（a）中點劃線為自適應檢波門限，雙虛線和實線分別為信號1和信號2經(jīng)過信道化和自相關累加后的幅度，可以看到在脈沖信號所在采樣點數(shù)范圍內(nèi)，自適應檢波門限之上存在兩個幅值較大的信號。圖5（b）是對16個信道同時檢波的結果，從左至右、從上往下依次為1～16個信道的檢波結果，可以看出僅在第9和第12信道存在檢波脈沖，與輸入信號1和信號2的頻率對應，說明采用文中檢波門限的設定方法，是可以檢測同時到達的兩個功率強弱不同的脈沖信號的。

圖6 不同信噪比下的檢測概率

圖6是在不同輸入信噪比下對信號1和信號2分別進行1 000次蒙特卡羅仿真的檢測結果。從圖6中可以看出，信號1在輸入信噪比不低于-6 dB時的檢測概率達到了98%以上，信號2在輸入信噪比不低于-6 dB時的檢測概率達到了99%以上。由此說明采用信道化和自相關累加相結合，再配以合適的自適應檢測門限時，是可以在低信噪比條件下，完成信號功率強弱不同的同時到達信號的檢測。

3.3 系統(tǒng)硬件仿真與測試

針對本文的高效信道化結構，在一片Xilinx FPGA（XC7VX980T）上完成了高效信道化結構、自相關累加算法、Cordic算法、中值濾波排序和脈沖信號檢測的硬件程序設計。與文中2.2小節(jié)中雙信號輸入的情況相對應，利用MATLAB將原始信號加噪量化后導入Modelsim軟件進行系統(tǒng)行為級仿真，仿真結果如圖7所示。

圖7 累加后各子信道的幅度、檢測門限以及檢波結果

圖7是對信道化后的復信號進行自相關累加，由Cordic算法求取幅度值，中值排序后并按式（19）所確定的檢波門限仿真圖。其中treshold信號是自適應檢波門限；amplitude1～amplitude16是16個子信道自相關累加后的幅度。從圖中可以看出第9和第12信道有明顯的脈沖存在；pull1～pull16分別為16個子信道的檢波結果，可以看到僅pull9和pull12有電平拉高，與amplitude1～amplitude16的結果以及設置的輸入信號頻率相對應。硬件仿真檢測結果與MATLAB仿真檢測結果一致，說明系統(tǒng)設計正確，檢測方法實際可行。

4 結論

本文基于多相濾波的高效信道化結構和自相關累加算法來提升信噪比，采用中值濾波的相關理論進行自適應檢波門限的設定，在恒定的虛警概率下，完成了在低輸入信噪比情況下信號功率強弱不同的同時到達信號包絡的提取。多次MATLAB仿真結果驗證了系統(tǒng)結構的穩(wěn)定性，通過FPGA硬件仿真進一步驗證了檢測方法的實際可行性，為同時到達的雷達信號檢測提供了一種方法，具有一定的工程應用價值。