李 新 ，苗 薈 ,，洪 婷 ，方海燕

（1.沈陽(yáng)工業(yè)大學(xué)信息科學(xué)與工程學(xué)院，沈陽(yáng)110870；2.北京伽略電子股份有限公司，北京100081）

1 引言

隨著科學(xué)技術(shù)的發(fā)展，電源在通信、國(guó)防軍工、消費(fèi)類電子產(chǎn)品、人工智能等高科技領(lǐng)域內(nèi)的應(yīng)用十分廣泛，已經(jīng)深入到生產(chǎn)和生活的各個(gè)方面[1]。電源管理芯片在電子設(shè)備系統(tǒng)中承擔(dān)著對(duì)電能的變換、分配、檢測(cè)及其他電能管理的職責(zé)，其性能的優(yōu)劣對(duì)整機(jī)性能有著直接的影響，因此，核心電源管理芯片的設(shè)計(jì)，在當(dāng)今對(duì)電源的研究課題中，也占據(jù)著主流的地位[2]。

針對(duì)DC-DC對(duì)參考電壓的溫漂和電源抑制比性能的高要求，提出一種用于DC-DC開關(guān)電源管理芯片的高PSRR（Power Supply Rejection Ratio,電源抑制比）參考電壓電路，并對(duì)其電源抑制比性能進(jìn)行優(yōu)化。在-40～125℃溫度范圍內(nèi)可實(shí)現(xiàn)低至0.877mV的基準(zhǔn)電壓變化幅度，比文獻(xiàn)[5]、[9]、[10]低很多；此外也在提高PSRR的同時(shí)兼顧了低溫漂特性。

2 系統(tǒng)設(shè)計(jì)

DC-DC開關(guān)電源結(jié)構(gòu)框圖如圖1所示。其原理為：輸入電壓的變化通過反饋電阻網(wǎng)絡(luò)后為Vfb，它與參考電壓Vref之間的差值經(jīng)過補(bǔ)償網(wǎng)絡(luò)反向放大后輸出為Verr；誤差放大器輸出Verr與固定時(shí)鐘頻率的鋸齒波Vs做比較，當(dāng)輸出電壓變大時(shí)，誤差電壓Verr反相變小，因此控制功率開關(guān)管的導(dǎo)通時(shí)間較短，使得輸出電壓下降，反之亦然[3]。DC-DC需要參考電壓系統(tǒng)提供一個(gè)精確的Vref信號(hào)，而開關(guān)電源從VIN吸取的電流是脈沖式的，VIN波動(dòng)較大，故此內(nèi)部電路的PSRR性能十分關(guān)鍵。針對(duì)此種情況，設(shè)計(jì)一種參考電壓電路，采用雙極晶體管型PTAT電流產(chǎn)生帶隙基準(zhǔn)電壓，核心結(jié)構(gòu)無需運(yùn)算放大器，也因此不會(huì)受到運(yùn)放失調(diào)電壓的影響[4]。同時(shí)，由BG_GOOD作為指示信號(hào)，可以在上電啟動(dòng)結(jié)束之后，使供電電源由VIN轉(zhuǎn)換為2.8V的內(nèi)部穩(wěn)壓電源，從而不受VIN影響，提高PSRR性能。

圖1 DC-DC開關(guān)電源結(jié)構(gòu)框圖

3 參考電壓電路設(shè)計(jì)

參考電壓電路整體框圖如圖2所示，主要包括：PTAT電流產(chǎn)生電路、帶隙基準(zhǔn)核心電路、內(nèi)部穩(wěn)壓電路、電源切換電路。當(dāng)帶隙電壓穩(wěn)定之后，BG_GOOD指示信號(hào)為高，它是帶隙電源從VIN切換到VBIAS的必要條件之一。

圖2 參考電壓電路整體框圖

3.1 PTAT電流產(chǎn)生電路

PTAT電流產(chǎn)生電路如圖3所示。三極管Q3～Q6以及電阻R2構(gòu)成交叉結(jié)構(gòu)的PTAT產(chǎn)生電路，從中產(chǎn)生出PTAT電流。PM2、PM4尺寸相同，構(gòu)成電流鏡，且電流相同均為Io。

根據(jù)雙極晶體管集電極電流IC與基極-發(fā)射極電壓VBE的關(guān)系式IC=ISexp(VBE/VT)以及熱電壓的定義VT=kT/q，有：

可推導(dǎo)出：

其中n、r為管子的個(gè)數(shù)，皆為4。所產(chǎn)生出的電流和絕對(duì)溫度成正比。與傳統(tǒng)的PTAT電流產(chǎn)生電路比較，該電路無需運(yùn)算放大器，從而避免了由于運(yùn)放的不對(duì)稱性造成輸入失調(diào)而使輸出電壓產(chǎn)生誤差；也避免了失調(diào)電壓隨溫度發(fā)生變化令基準(zhǔn)電壓的溫度系數(shù)隨之增高[5]。PM5和R0會(huì)對(duì)PTAT注入一個(gè)永久存在的啟動(dòng)電流，助其擺脫簡(jiǎn)并態(tài)，同時(shí)為Q3和Q4提供基極電流，避免了電流偏差。PTAT電流產(chǎn)生電路為帶隙基準(zhǔn)核心電路提供了一個(gè)PTAT電流，通過PM2和M0構(gòu)成的電流鏡，接入帶隙基準(zhǔn)核心電路。

3.2 帶隙基準(zhǔn)核心電路

圖3 帶隙基準(zhǔn)電路圖

該帶隙電路注重電源抑制比性能。一種提高電源抑制比的方法是引進(jìn)反饋回路，令Q0、Q1的電流由上面PTAT電流產(chǎn)生電路的PMOS管M0提供，M0的電流從PTAT電流源鏡像而來。M0的存在可以提高PSRR的能力。帶隙電路中存在由M0～M4和Q0、Q1構(gòu)成的反饋環(huán)路，如果由于某些原因，使Q0、Q1集電極電流增加，而M0提供的電流基本不變，則NMOS管M4柵極電壓降低，Q0、Q1基極電壓也降低，集電極電流隨著減小，反之亦然。M3柵極-源極跨接的電容是米勒補(bǔ)償電容，可以增加相位裕度。

第二種提高電源抑制比的方法是當(dāng)芯片上電啟動(dòng)后，帶隙模塊供電電源由VIN切換到內(nèi)部穩(wěn)壓電源。在DC-DC的VIN為3V到6V變化時(shí)，使其不受 VIN變化的影響。左側(cè) M1、M2、Q0、Q1組成的帶隙基準(zhǔn)核心電路產(chǎn)生穩(wěn)定的基準(zhǔn)電壓后，M3導(dǎo)通，即M3上的電流為上述產(chǎn)生的PTAT電流，通過電流鏡將此 PTAT 電流鏡像為 Q10的 IC；PM15、PM14、Q8、Q7構(gòu)成另一個(gè)PTAT電流產(chǎn)生電路產(chǎn)生Q10的IB，設(shè)計(jì)使IC大于IB,Q10導(dǎo)通經(jīng)過遲滯電路和兩個(gè)反相器BG_GOOD變?yōu)楦唠娖剑渲蟹聪蚱鲗?duì)信號(hào)進(jìn)行整形，此時(shí)將供電電源轉(zhuǎn)換成內(nèi)部穩(wěn)壓電路進(jìn)行供電，從而提高PSRR。反之，M3關(guān)斷，BG_GOOD為低電平。

3.3 內(nèi)部穩(wěn)壓電路

內(nèi)部穩(wěn)壓電路如圖4所示。它是一個(gè)LDO電路，包含誤差放大器、阻抗衰減緩沖器、功率級(jí)。參考電壓由上述帶隙基準(zhǔn)核心電路產(chǎn)生；誤差放大器第一級(jí)為折疊共源共柵放大器，折疊共源共柵結(jié)構(gòu)能夠提高增益和PSRR[7]；第二級(jí)采用帶Shunt負(fù)反饋結(jié)構(gòu)的動(dòng)態(tài)電流偏置緩沖器[8]，PM15是功率管驅(qū)動(dòng)buffer，Q4為PM15的并聯(lián)反饋器件，buffer的等效輸出阻抗為：

可將buffer的輸出阻抗減小β倍（β為Q4的電流放大倍數(shù)），又由P2和PPOW的相對(duì)關(guān)系：

可以形成極點(diǎn)-極點(diǎn)追蹤效果[2]，其中，米勒電容將主極點(diǎn)與次極點(diǎn)分開，提高相位裕度。采用此種頻率補(bǔ)償方法來增加LDO環(huán)路的穩(wěn)定性，能夠在VIN為3V到6V變化時(shí)產(chǎn)生2.8V穩(wěn)定電壓。

圖4 內(nèi)部穩(wěn)壓電路圖

3.4 電源切換電路

電源切換電路如圖5所示，當(dāng)帶隙基準(zhǔn)電路穩(wěn)定后，BG_GOOD為高電平，此時(shí)NM0導(dǎo)通使I0輸出高電平，與VB_OK信號(hào)共同作用使與非門I1輸出低電平，則反相器 I2、I3輸出為高，從而使 PM2、PM9、PM7不導(dǎo)通；NM2導(dǎo)通使PM7漏端電壓拉為低電平，從而PM6導(dǎo)通，使輸出為VBIAS的電壓，反之輸出VIN，其輸出接圖3電路的ADD引腳，實(shí)現(xiàn)了當(dāng)帶隙電壓穩(wěn)定后，將帶隙電源ADD從VIN切換到VBIAS的功能。

圖5 電源切換電路圖

4 電路仿真與測(cè)試結(jié)果

使用Spectre軟件對(duì)設(shè)計(jì)的參考電壓電路進(jìn)行仿真：

(1)在正常工作條件下，帶隙電路的電源由內(nèi)部穩(wěn)壓器（VBIAS）提供，而在芯片上電過程中，其電源是由VIN直接提供的，等到VBIAS穩(wěn)定之后，再把電源從VIN切換到VBIAS。因此，需要驗(yàn)證不同條件下帶隙和VBIAS穩(wěn)壓器的啟動(dòng)過程。由于VBG穩(wěn)定之后，作為內(nèi)部穩(wěn)壓器的參考電壓，所以內(nèi)部穩(wěn)壓器的啟動(dòng)時(shí)間比帶隙電路啟動(dòng)時(shí)間晚30μs左右。仿真結(jié)果如圖6、圖7所示，帶隙和內(nèi)部穩(wěn)壓器均能正常啟動(dòng)。

圖7 內(nèi)部穩(wěn)壓電路啟動(dòng)波形圖

(2)對(duì)溫度進(jìn)行直流掃描。在典型條件下，帶隙電壓值大約為1.2V，在-40℃～125℃范圍內(nèi)的最大值和最小值之差為0.877mV。以此為條件模擬的結(jié)果如圖8。

圖8 溫度特性典型曲線圖

(3)對(duì)電源抑制比進(jìn)行仿真。帶隙電路自身的電源抑制比非常高，低頻段大于80dB，100kHz時(shí)大于50dB。另外，正常工作時(shí)帶隙電路由VBIAS供電，內(nèi)部穩(wěn)壓器的電源抑制能力會(huì)進(jìn)一步隔絕VIN對(duì)帶隙電壓的影響。在此條件下的模擬結(jié)果如圖9。

圖9 電源抑制比曲線圖

(4)設(shè)置VIN值為3V、6V，在不同負(fù)載條件下對(duì)溫度進(jìn)行直流掃描分析。VBIAS的常溫典型值為2.8V，最大值為2.886V，最小值為2.732V。在此條件下的模擬結(jié)果如圖10。

圖10 VBIAS穩(wěn)壓電路仿真圖

(5)對(duì)VBIAS穩(wěn)壓電路環(huán)路的穩(wěn)定性進(jìn)行仿真。在不同溫度、不同負(fù)載和不同工藝角下，對(duì)穩(wěn)壓電路進(jìn)行stb仿真，通過曲線可以看到buffer的輸出極點(diǎn)與內(nèi)部穩(wěn)壓器的輸出極點(diǎn)移動(dòng)一致，形成極點(diǎn)-極點(diǎn)追蹤，在DC-DC的VIN變化時(shí)，能夠?yàn)榛鶞?zhǔn)電壓穩(wěn)定供電2.8V，使其不受VIN變化的影響。在此條件下的模擬結(jié)果如圖11。

圖11 VBIAS穩(wěn)壓電路環(huán)路仿真圖

5 結(jié)束語(yǔ)

本設(shè)計(jì)實(shí)現(xiàn)了一種用于DC-DC開關(guān)電源的參考電壓電路，利用了負(fù)反饋網(wǎng)絡(luò)和BG_GOOD指示信號(hào)指示VIN與VBIAS的變換，從而提高了基準(zhǔn)電壓的電源抑制特性。雖然增加了電路的復(fù)雜度和芯片面積，但能夠完全隔離VIN變化對(duì)基準(zhǔn)電壓的影響，得到高精度的參考電壓，來消除縮放分壓和誤差放大器電路的失調(diào)誤差。該電路可以應(yīng)用于高性能的DC-DC開關(guān)電源管理芯片中。經(jīng)過Spectre軟件的仿真，各項(xiàng)指標(biāo)均滿足要求。