孫倩華，馬思宇

（北京航天長征飛行器研究所，北京，100076）

0 引言

高速攝像系統(tǒng)能夠捕獲高速運動物體的瞬時狀態(tài)或全部歷程，記錄大量準確的時空信息，為研究高速現象的發(fā)生機理和運動規(guī)律提供可靠的依據。對于高速攝像系統(tǒng)，由于受到分辨率大和存儲器容量小的限制，使得工作時間有限，只有保證高速攝像系統(tǒng)的工作時間正是試驗中高速現象發(fā)生的時間，高速攝像系統(tǒng)才能夠采集到足夠的畫幅，為試驗提供有效的數據支持。因此，高速攝像系統(tǒng)的觸發(fā)顯得尤為重要。

目前，現有的觸發(fā)裝置雖然可以實現基本功能，但是在某些試驗中，同步觸發(fā)裝置在接收其他系統(tǒng)提供的時統(tǒng)信號時曾出現誤觸發(fā)或者不觸發(fā)現象，導致測試系統(tǒng)沒有采集到有效的試驗數據；因其提供的通斷觸發(fā)信號不是真正意義上的無源觸點信號，在為電測系統(tǒng)提供時統(tǒng)信號時，還會對電測系統(tǒng)采集的數據造成干擾；其信號輸入端欠缺有效的防干擾措施，有時甚至造成裝置的損壞；另外，現有的同步觸發(fā)裝置不能實現輸入信號的自動識別、輸入線纜的在線檢測及輸出信號的任意設置。本文提出了一種基于CPLD的高速攝像觸發(fā)裝置的設計，以提高測試系統(tǒng)的可靠性、安全性、通用性和便捷性。

1 系統(tǒng)組成

圖1 觸發(fā)裝置組成示意圖

如圖1所示，外部接口為1路信號輸入接口（以下簡稱In），四路信號輸出接口（以下簡稱Out1、Out2、Out3、Out4），以及一個電源接口（以下簡稱P）。信號輸入接口采用BNC母頭，作為時統(tǒng)信號的輸入端，連接高速運動過程發(fā)生時刻的特征信號，信號模式兼容TTL上升沿、TTL下降沿、由通到斷、由斷到通四種模式；信號輸出接口采用四路BNC母頭，連接高速攝像機及其他測試系統(tǒng)的觸發(fā)接口，可根據不同設備的觸發(fā)要求設置為四種觸發(fā)模式（TTL上升沿觸發(fā)、TTL下降沿觸發(fā)、由通到斷信號觸發(fā)、由斷到通信號觸發(fā)）；電源接口采用MicroUSB接口，連接具有100mA供電能力的電源適配器。

2 硬件設計

■2.1 輸入信號識別電路的設計

信號識別電路用來對輸入信號In_ID的狀態(tài)進行識別，根據信號在不同電路中表現出的不同的電壓特性的原理進行設計，其電路原理圖見圖2。

如圖2所示，利用光耦電路對輸入信號進行識別。當In_ID信號為“TTL高”時光耦1輸出端In_ID1為高，光耦2輸出端In_ID2為低；當In_ID信號為“TTL低”時光耦1輸出端In_ID1為低，光耦2輸出端In_ID2為高；當In_ID信號為“通路”時光耦1輸出端In_ID1為低，光耦2輸出端In_ID2為高；當In_ID信號為“斷路”時光耦1輸出端In_ID1為高，光耦2輸出端In_ID2為高。其真值表見表1。

通過CPLD控制電路的邏輯判斷，可以實時顯示輸入信號的狀態(tài)，以供測試人員判斷輸入信號線的正確性。

表1 信號識別電路真值表

圖2 信號識別電路原理圖

■2.2 輸入信號處理電路的設計

信號處理電路用來對輸入信號In的變化（TTL由高到低、由低到高，由通到斷、由斷到通）統(tǒng)一轉換為高低電平的跳變，以供CPLD控制電路進行捕捉，其電路原理圖見圖3。

如圖3所示，當In_ID信號為“TTL高”時INPUT輸出端為高；當In_ID信號為“TTL低”時INPUT輸出端為低；當In_ID信號為“通路”時INPUT輸出端為低；當In_ID信號為“斷路”時INPUT輸出端為高。其真值表見表2。

表2 信號處理電路真值表

通過CPLD控制電路的上升沿、下降沿檢測，適時驅動四路輸出信號同步跳變。圖中D103、D104可以有效地防止輸入端信號的瞬態(tài)干擾，大大提高了裝置的可靠性。

突然間，“奉”的一聲，很短促，很古怪。與之同步，幾乎分毫不差，整個店堂里火光大盛。峋四爺成了一個火人，一個手舞足蹈、尖聲銳叫的火人！

■2.3 輸出信號調理電路的設計

本裝置的輸出信號調理電路分邏輯控制模塊、TTL電平轉換電路和開關觸點信號轉換電路，電路原理圖見圖4。

圖4 TTL電平轉換電路原理圖

圖5 觸點信號轉換電路原理圖

圖6 邏輯控制模塊原理圖

圖3 信號處理電路原理圖

如圖4所示，利用芯片74HC541將CPLD輸出的LSTTL信號經光耦轉換后的5V電平信號轉化為肖特基TTL電平；如圖5所示，利用模擬開關TS5A22364-Q1將5V電平信號轉化為通-斷或斷-通的觸點信號。如圖6所示，利用模擬開關的開關特性對輸出模式（TTL模式、觸點模式）以及輸出線路進行切換，最大限度的滿足了現有絕大部分測試系統(tǒng)的觸發(fā)需求。

圖7 CPLD軟件流程圖

3 軟件設計

CPLD控制電路主要負責輸入信號的識別、顯示、信號的設置及同步輸出，因CPLD的硬件特性，上述工作均同步進行，保證了觸發(fā)裝置的實時性要求。其工作原理見圖7。

程序采用VerilogHDL硬件描述語言編寫，核心部分為檢測輸入信號的電壓跳變，代碼示例如下。

always @ (posedge CLK)

if(!RESET)

begin

flag1 <= 1;

flag2 <= 1;

end

else

begin

flag1 <= In_put;

flag2 <= flag1;

end

assign fallingedge = flag2 &&!flag1;

assign risingedge = flag1 &&!flag2;

當檢測到輸入信號突變后，根據輸出設置方式控制相應的信號輸出。

4 結束語

本文設計的高速攝像觸發(fā)裝置，可以根據TTL上升沿、TTL下降沿、由斷到通、由通到斷四種輸入信號同步輸出四路輸出信號，同步的時間誤差為10-9s級；裝置能實時顯示輸入信號的狀態(tài)，用以檢查線纜的正確性；并能分別設置信號的輸出形式，輸出形式為四種，分別是TTL上升沿、TTL下降沿、斷-通、通-斷信號；并且能抗3000V的瞬態(tài)干擾。據此方案研制的觸發(fā)裝置經過2年的實際使用，參與的高速拍攝拍攝任務超過上百次，沒有發(fā)生誤觸發(fā)和漏觸發(fā)現象。因此，本方案可作為類似設計的參考。