譚舒凱
摘 要:隨著我國科學(xué)技術(shù)不斷發(fā)展,當(dāng)今節(jié)能低耗已經(jīng)成為了我國各個產(chǎn)業(yè)的必然發(fā)展趨勢。音頻數(shù)模轉(zhuǎn)換器芯片內(nèi)部低功耗設(shè)計作為當(dāng)今行業(yè)非常關(guān)注的問題。本文提出一種0.35μmCMOS技術(shù),應(yīng)用了24位采樣率為44.1KHz的音頻數(shù)模轉(zhuǎn)換器芯片實(shí)現(xiàn)低功耗設(shè)計,應(yīng)用了FIR/IIR濾波器直接電荷轉(zhuǎn)換開關(guān)電容,使用一個在放大器,之后通過濾波器轉(zhuǎn)換輸入數(shù)字信號,從而實(shí)現(xiàn)最終的低耗設(shè)計。
關(guān)鍵詞:音頻數(shù)模轉(zhuǎn)換器;芯片;低功耗;設(shè)計
在科學(xué)技術(shù)時代下,地方近音頻數(shù)模轉(zhuǎn)換器也逐漸朝向節(jié)能低耗方面發(fā)展。從如今發(fā)展現(xiàn)狀來看,多數(shù)的DAC芯片都應(yīng)用了delta-sigma結(jié)構(gòu),這樣可以提高音頻采樣率以及音頻整形,減少了音頻系統(tǒng)運(yùn)行效率而提高運(yùn)行精度。該項(xiàng)設(shè)計手段可以有效提高數(shù)字電路性能,可以控制模擬電路面積、減少系統(tǒng)的復(fù)雜度。但是在實(shí)際應(yīng)用當(dāng)中依然不夠完善,這時由于在芯片設(shè)計當(dāng)中,很多造成裕度都會轉(zhuǎn)到模擬電路系統(tǒng),由此可見,模擬電路會對整機(jī)電路性能造成影響。
1 整體設(shè)計思路
為了能夠提高音頻數(shù)模轉(zhuǎn)換器的采集效率,需要在DAC中增加低功耗的開關(guān)電容DAC,但如果應(yīng)用傳統(tǒng)DAC,需要進(jìn)一步降低KT/C噪聲,勢必會導(dǎo)致大電容的面積有所增加,減少了轉(zhuǎn)換器芯片損耗。而開關(guān)電容模式可以很好的解決這一問題,該模式會大大降低電容面積的功耗,從而減少KT/C的噪聲和功耗。
從結(jié)合層面出發(fā),整個音頻數(shù)模轉(zhuǎn)換器DAC芯片實(shí)則與SNRout和帶外噪聲有著直接關(guān)聯(lián),驅(qū)動電路直接受到其數(shù)值大小的效應(yīng)。所以,想要加強(qiáng)SNRout,降低帶外噪聲是必然的,這樣會有所增加濾波器結(jié)構(gòu)的復(fù)雜性,也會加強(qiáng)電路功耗與面積。這時可以考慮FIR/IIR濾波器,這樣可以降低噪聲、提高線性度、減少影響。
2 電路結(jié)構(gòu)
本文主要是采用了直接電荷轉(zhuǎn)移開關(guān)電容,并配合上開關(guān)電容重建濾波器低耗設(shè)計將模式。在DAC當(dāng)中加入035μmCMOS技術(shù),配合上24位44.1KHz的delta-sigma音頻芯片。整體系統(tǒng)可以劃分為兩個部分,即數(shù)字部分和模擬部分。整體思路為“DIN→64×內(nèi)插濾波器→4階DSM→15級DAC由LP→AO”(如圖1)。
在模擬設(shè)計部分當(dāng)中,重點(diǎn)的設(shè)計內(nèi)容是DAC和后置濾波器。在正常設(shè)計時,想要減少運(yùn)行中的功耗,應(yīng)多家考慮SCDAC結(jié)構(gòu),相比普通的DAC電流設(shè)計模式,SC結(jié)構(gòu)可以有效減少時針抖動敏感度。采用SCDAC過程中,為了避免面積過小無法匹配以及降低KT/C噪聲,所以還是需要增加電容面積,但此對策可以增加損耗。所以在整個系統(tǒng)當(dāng)中,采樣、反饋電容都要重點(diǎn)考慮SC。
將模擬濾波器設(shè)置在整個系統(tǒng)當(dāng)中可以實(shí)現(xiàn)平滑輸入數(shù)字位流,減少帶外噪聲,但是不能影響信號敏感度,符合實(shí)際設(shè)計標(biāo)準(zhǔn)。相比收入1位數(shù)字,多位輸入會更好的將電荷注入到虛擬地當(dāng)中。這樣會減少輸入跨度,所以在很大程度上放大了器擺率的要求,加入輸入信號強(qiáng)度較弱,也會降低放大器擺率要求。
3 DTC設(shè)計
在DTC技術(shù)應(yīng)用中,主要是為了將輸入電容直接轉(zhuǎn)移到電荷積分電容當(dāng)中,所以電容中不需要提供電流,該項(xiàng)技術(shù)非常適用于DAC系統(tǒng)。并且DCT還可以改善效率與噪聲間的關(guān)系與矛盾機(jī),可以忽略電容回轉(zhuǎn)部位上的消耗問題,總功耗直接與地板電容消耗有著直接關(guān)系。在本系統(tǒng)當(dāng)中,電容直接電荷會傳輸?shù)椒答侂娐樊?dāng)中,不對對輸出電荷造成明顯影響。
在音頻DAC當(dāng)中,DCT-SC DAC作為采用數(shù)據(jù)以及時間信號連接的接口,系統(tǒng)當(dāng)中的非線性輸入轉(zhuǎn)化成后置濾波器的輸入噪聲,容易出現(xiàn)音頻失真等情況,且較為嚴(yán)重。這里就能夠充分發(fā)揮DCTSCDAC結(jié)構(gòu)作用。應(yīng)用開關(guān)電容時,需要控制構(gòu)建時間,而時鐘抖動與模擬電平不會相互影響。連續(xù)時間電路中,通過時鐘抖動會產(chǎn)生隨機(jī)信號,會影響信號輸出跨度,把所輸出的高頻率化噪聲轉(zhuǎn)移到通帶當(dāng)中。在DAC中增設(shè)Chold時,可以將低通濾波增加到傳輸函數(shù)中,實(shí)現(xiàn)降低了高頻量噪聲的目標(biāo)。通過檢測調(diào)查可以發(fā)現(xiàn),Chold采樣量更高,相當(dāng)于總采樣電容的兩倍,截止頻率為177kHz,時鐘抖動頻率也增加了12dBSNR。
4 SCF設(shè)計
DAC濾波器設(shè)置中,要確保運(yùn)行的實(shí)際閾值控制在動態(tài)范圍內(nèi),即DR和SNRout下,最大程度上降低功耗和面積。這里需要從兩個方面出發(fā),即DR直接關(guān)乎到了信號帶噪聲,可以模擬部分噪聲與熱燥聲;而SNRout與信號帶外噪聲有直接關(guān)系,這是由于模擬濾波器會直接決定良好噪聲。充分考慮這兩項(xiàng)數(shù)值,帶外濾波需要有更多的模擬濾波器,這會提高帶內(nèi)噪聲,減少DR。而低耗設(shè)計需要在保證面積符合標(biāo)準(zhǔn)的情況下實(shí)現(xiàn)低噪聲的目標(biāo),采用一個運(yùn)放結(jié)構(gòu)。其中,主要是以數(shù)字信號為主,SNRout通過模擬濾波器輸入中的FIR濾波即可滿足實(shí)際標(biāo)準(zhǔn)。
15級混合與后置濾波SC DAC(如圖2),為了能夠降低電容不匹配等問題,15位數(shù)字信號要先經(jīng)過DEM模塊。采用電路全差分結(jié)構(gòu)形式,采用時鐘陪你率2.822MHz,并且不同電容序列當(dāng)中加入了15個電容,并一一對應(yīng)始終時刻,通過所輸入的數(shù)據(jù)信息進(jìn)行采樣,在對應(yīng)的時刻電容的放樣輸入與輸出會并聯(lián)。其中,輸入主要是由于反饋路徑分配電荷確定。而在SC電路離散以及時間接口位置上,積分非線性會直接決定失真性,并不是和時鐘相位末端直接聯(lián)系。這里的非線性因素主要包含SR限制、電荷注入、RC時間常數(shù),但這些影響因素通過人工調(diào)節(jié)可以緩解和降低。例如采用DCT結(jié)構(gòu)即可減少此類問題。為了能夠減少電荷注入影響,可以考慮采用4相非交疊時鐘。
每半個差分電路當(dāng)中有兩個電容序列,其中,(1)DEM輸出數(shù)據(jù)標(biāo)準(zhǔn)展開控制;(2)延遲一周數(shù)據(jù)控制。FIR濾波器的傳輸函數(shù)主要是由KT/C噪聲直接決定,可以采樣電容劃分成為兩個不同增加功率。這樣面積上也會有所增加。反饋電容會產(chǎn)生一個低通濾波函數(shù),主要是采樣電容和反饋電容比值確定。整個系統(tǒng)中電荷是直接轉(zhuǎn)移形式,因此采樣電容不會出現(xiàn)運(yùn)放負(fù)載問題。運(yùn)放負(fù)載主要是采樣和反饋電容底板決定,底板電容量與電路電容的比值為15:1,這樣就會大大減少對SC尺寸的影響。而輸入驅(qū)動需求直接決定了運(yùn)放功耗,這是由于本設(shè)計是通過SC DAC直接驅(qū)動了音頻DAC外部電路。
5 運(yùn)放設(shè)計
當(dāng)今常見的高速高增益放大器種類有很多,主流的類型有折疊式共源共柵、套筒式共源共柵、無尾電流套筒共源共柵。其中,套筒式在通過實(shí)際應(yīng)用中具有功耗低、頻率高等特點(diǎn),相比折疊式具有更高的帶寬和直流增益,并且管數(shù)較少,芯片面積相對更小一些。缺點(diǎn)是輸入共模、輸出擺幅小。因?yàn)樘淄彩椒糯笃鞔嬖诖祟悊栴},即使取到了尾電流源形式,但是FSRR和CMRR同樣無法發(fā)揮相應(yīng)的作用,GB和穩(wěn)定時間對輸入共模和電壓變化十分敏感。但是折疊式套筒可以實(shí)現(xiàn)高輸出擺幅,所以在日常應(yīng)用中較為廣泛,但也正是這種折疊形式,對電流量要求更高,從而提高了功耗量,再加上輸入管信號電路是并聯(lián)形態(tài),輸出電阻通常要低于套筒運(yùn)放,直流增益也有所減少。
通過綜合考慮電路中的輸入/出的范圍以及FSRR、CMRR要求,可以采用折疊共源共柵兩級方法。二級采用了AB類型,這樣即可解決效率與出入擺幅的親故康,也可以提高增益、動態(tài)范圍。為了可以有效降低噪聲以及1/f噪聲,可以采用大輸入管,規(guī)格為400μ/0.8μ;大尾電流管9μ/3μ。偏置電流控制在500μA。針對全差分結(jié)構(gòu)運(yùn)放來說,需要特別關(guān)注高增益的情況,輸出共模電平與器件特性和失配十分敏感。所以共模反饋電路是整個系統(tǒng)中非常重要的一部分,因此應(yīng)用開關(guān)電容。
6 結(jié)論
本文提出了一種直接電荷轉(zhuǎn)移開關(guān)電容技術(shù)與開關(guān)電容重建濾波器低耗的DAC設(shè)計方案。通過試驗(yàn)表明,整體設(shè)計系統(tǒng)的dc增益為108dB、GBW為50MHz、PM55°、SR為85V/μs、功耗為12mW、建立時間為70ns。整個系統(tǒng)可以在2.811MHz的條件直接運(yùn)行。并且保持諧波抑制與達(dá)到了100dB。符合最初的設(shè)計標(biāo)準(zhǔn)。
參考文獻(xiàn):
[1]程媛媛,楊文榮.音頻數(shù)模轉(zhuǎn)換器芯片內(nèi)部低功耗的設(shè)計[J].計算機(jī)測量與控制,2007,15(11):1584-1586.
[2]張昊.低功耗、高精度音頻數(shù)模轉(zhuǎn)換器的設(shè)計與實(shí)現(xiàn)[D].浙江大學(xué),2011.
[3]梁帥,衛(wèi)寶躍,劉昱,等.24位低功耗音頻Sigma-Delta數(shù)模轉(zhuǎn)換器數(shù)字前端實(shí)現(xiàn)[J].微電子學(xué)與計算機(jī),2015,32(5):36-40.
[4]柯強(qiáng),衛(wèi)寶躍,梁帥,等.一種基于反相器的音頻應(yīng)用低功耗Sigma-Delta模數(shù)轉(zhuǎn)換器[J].微電子學(xué)與計算機(jī),2016,33(8):24-28.
[5]梁國.基于65nm工藝的高性能音頻∑△模數(shù)轉(zhuǎn)換器的研究與實(shí)現(xiàn)[D].浙江大學(xué),2012.