，，

(1.許繼電氣技術(shù)中心，許昌 461000;2.許昌許繼軟件技術(shù)有限公司)

引 言

隨著國家電力基礎(chǔ)設(shè)施投資逐年增加，城市加速發(fā)展，電力隧道、壕溝和高壓管道長度迅速增長。隨著電力負(fù)荷的急劇增加，電力公司面臨著電力電纜運(yùn)行和維護(hù)的巨大壓力[2]。35 kV 以上電纜采用帶有金屬護(hù)層的單芯電纜，金屬護(hù)層與芯線中的電流發(fā)生磁感應(yīng)，會(huì)產(chǎn)生感應(yīng)電壓，所以金屬護(hù)層需要良好接地，否則累積電位過大會(huì)擊穿電纜護(hù)套，放電甚至起火[3]。

管廊內(nèi)環(huán)境可能存在有毒有害氣體、可燃?xì)怏w，需要風(fēng)機(jī)控制導(dǎo)風(fēng)排風(fēng)，同時(shí)管廊內(nèi)會(huì)灌水，要求設(shè)備具有 IP68 防護(hù)等級(jí)，可檢測水位并控制水泵排水。目前使用計(jì)劃檢修和定期巡視的方式，導(dǎo)致直接或間接的經(jīng)濟(jì)損失，并且很多其他絕緣缺陷與潛在的故障無法及時(shí)發(fā)現(xiàn)[4]。

本文提出了一種基于 ZYNQ-7000 的區(qū)域采集控制通信單元，它能以極低的成本配置多種高速外圍設(shè)備，用于實(shí)現(xiàn)電纜本體監(jiān)測設(shè)備接入和隧道環(huán)境監(jiān)測等功能[5]。ZYNQ-7000采用Xilinx最新的基于28 nm 工藝流程的 Zynq-7000 All Programmable SoC平臺(tái)，將ARM和FPGA架構(gòu)緊密集成，二者可以共享內(nèi)存，提高性能，同時(shí)降低系統(tǒng)功耗[6]。采用AXI4連接總線，增加了FPGA與處理器之間的帶寬。

1 系統(tǒng)架構(gòu)及原理

1.1 系統(tǒng)架構(gòu)

區(qū)域采集控制通信單元就地安裝，通過RS-485總線與電纜本體監(jiān)測裝置和環(huán)境監(jiān)測傳感器進(jìn)行通信，以百兆光纖環(huán)網(wǎng)組網(wǎng)方式與監(jiān)測主機(jī)進(jìn)行通信，完成電纜區(qū)域內(nèi)就地裝置的管理，實(shí)現(xiàn)電纜本體監(jiān)測設(shè)備接入和隧道環(huán)境監(jiān)測功能[7]。系統(tǒng)總體組網(wǎng)架構(gòu)如圖1所示。

圖1 系統(tǒng)總體組網(wǎng)架構(gòu)圖

該系統(tǒng)主要包括以下功能模塊，其整體功能結(jié)構(gòu)如圖2所示。

圖2 系統(tǒng)總體功能架構(gòu)圖

① 數(shù)據(jù)采集功能：通過 RS-485 總線或4～20 mA 直流模擬量通道采集電纜隧道氣體含量、集水井水位和溫濕度等信息。4 路 RS-485 接口分別接入電纜本體監(jiān)測單元、氣體傳感器、溫濕度傳感器和水位傳感器。8 路 4～20 mA 直流模擬量采集回路，用于信息直采時(shí)接入環(huán)境傳感器，分別為氣體傳感器(4通道)、水位傳感器(2通道)和溫濕度傳感器(2通道)。

② 控制功能：對現(xiàn)場監(jiān)測數(shù)據(jù)進(jìn)行分析判斷后，就地聯(lián)動(dòng)或遠(yuǎn)程控制相應(yīng)區(qū)域的前端設(shè)備(目前指風(fēng)機(jī)、水泵和照明)，通過開出進(jìn)行控制。12 路開入用于接入風(fēng)機(jī)、水泵、照明狀態(tài)信號(hào)；9 路開出用于控制風(fēng)機(jī)、水泵、照明。

③ 通信功能：2 路 LC 光以太網(wǎng)口，用于組建光纖環(huán)網(wǎng)與監(jiān)測主站通信；1 路電以太網(wǎng)口為調(diào)試端口，主要用于設(shè)備調(diào)試[8]。

④ 分析及報(bào)警功能：具備接入信息的分析及預(yù)警功能，報(bào)警閾值可配置，分析結(jié)果可上送至光纖環(huán)網(wǎng)。

⑤ 存儲(chǔ)功能：應(yīng)具備1年的數(shù)據(jù)儲(chǔ)存能力，存儲(chǔ)空間為 256 MB。

⑥ 事件記錄功能：應(yīng)具備裝置運(yùn)行信息、報(bào)警事件信息和控制事件信息記錄功能[9]。

⑦ 對時(shí)功能：通過以太網(wǎng)接收 SNTP 對時(shí)信號(hào)，實(shí)現(xiàn)裝置時(shí)間同步。

⑧ 自檢功能：裝置自身軟硬件自檢。

1.2 工作原理

系統(tǒng)以區(qū)域采集控制單元為基礎(chǔ)需求，整體結(jié)構(gòu)采用“CPU”+“智能 I/O”+ “A/D”的方案，CPU 芯片作為系統(tǒng)核心，外擴(kuò)一片 M4 單片機(jī)實(shí)現(xiàn)智能I/O接口，同時(shí) CPU直接接入A/D芯片采集模擬量。CPU通過光模塊與外部通信，對外通信接口主要有調(diào)試口、百兆環(huán)網(wǎng)口和RS-485通信口，主要完成保護(hù)算法運(yùn)算、邏輯判斷、裝置與外部的通信等功能，實(shí)現(xiàn)電纜本體及環(huán)境信息的采集、分析以及 61850 轉(zhuǎn)出。系統(tǒng)工作原理如圖3所示。

2 系統(tǒng)設(shè)計(jì)

系統(tǒng)采用Xilinx的XC7Z010-L1CLG400I作為中央處理器，主要包括SoC芯片及其相關(guān)的DDR和FLASH等，同時(shí)CPU部分還配備了用于與外界通信的光模塊，用于模擬量采集的A/D芯片以及用于與智能I/O進(jìn)行通信的CAN總線[10]。

圖3 系統(tǒng)工作原理框圖

對外通信接口有調(diào)試口、SV/GOOSE/MMS組網(wǎng)、B碼對時(shí)、PPS秒脈沖等；對外通過SPI與A/D芯片通信進(jìn)行數(shù)據(jù)采樣；通過CAN總線方式擴(kuò)展開入開出,并通過GPIO直接驅(qū)動(dòng)裝置指示燈。

其中PS部分包括CAN總線、UART、I2C總線、MIO等功能接口，PL部分包括RMII、SPI、MII、EMIO等功能接口。系統(tǒng)總體設(shè)計(jì)框圖如圖4所示。

圖4 系統(tǒng)總體設(shè)計(jì)框圖

2.1 硬件電路設(shè)計(jì)

系統(tǒng)硬件電路主要包括以下5部分：核心CPU、智能I/O、直流模擬量采集RS-485數(shù)據(jù)收發(fā)和通信接口。系統(tǒng)硬件電路設(shè)計(jì)框圖如圖5所示。

圖5 系統(tǒng)硬件電路設(shè)計(jì)框圖

2.1.1 CPU模塊

CPU采用XC7Z010-L1CLG400I，PS部分通過兩片DDR和兩片QSPI NOR FLASH實(shí)現(xiàn)最小系統(tǒng)配置，雙DDR的其中一片用于ECC校驗(yàn)，另一片用于普通內(nèi)存；雙FLASH的其中一個(gè)用于存儲(chǔ)引導(dǎo)程序，另一個(gè)用于存儲(chǔ)應(yīng)用程序和數(shù)據(jù)[11]。

PL部分主要實(shí)現(xiàn)CAN通信、啟動(dòng)信號(hào)、RS-485數(shù)據(jù)收發(fā)和A/D采樣等功能。由PS側(cè)的兩路CAN從SoC內(nèi)部導(dǎo)至PL側(cè)輸出；啟動(dòng)信號(hào)START_P和START_N用作控制出口繼電器的啟動(dòng)電源；通過RS-485芯片接收其他采集單元傳輸?shù)男畔ⅲl(fā)送控制命令；接入直流模擬量，由一片AD7606采集8路模擬量信息，并且控制信號(hào)由SoC獨(dú)立控制。

2.1.2 通信接口模塊

兩路LC光以太網(wǎng)口，用于組建光纖環(huán)網(wǎng)與監(jiān)控主站通信。采用PL側(cè)直接引出兩路百兆光以太網(wǎng)口用于環(huán)網(wǎng)，通過FPGA邏輯生成MAC進(jìn)行控制，接口采用雙聯(lián)SFP網(wǎng)口形式，1路電以太網(wǎng)口為調(diào)試口，通過PS側(cè)的內(nèi)部MAC映射到PL側(cè)引出，主要用于裝置調(diào)試。

百兆以太網(wǎng)采用KSZ8041FTLI，配置為RMII模式與SOC_PL相連，以太網(wǎng)MAC由FPGA內(nèi)部自主實(shí)現(xiàn)，以便于實(shí)現(xiàn)風(fēng)暴抑制和時(shí)間戳標(biāo)記。

KSZ8041FTLI需要配置為RMII模式，并且根據(jù)連接情況，配置為光纖模式/電纜模式。具體配置情況如表1所列。

表1 配置模式選擇

2.1.3 智能I/O模塊

系統(tǒng)的開入開出由SoC控制，采用CAN總線方式傳輸，通過CAN協(xié)議將SoC和MKE18F512VLL16(簡稱M4)相連。開入信號(hào)由M4讀取后，經(jīng)過CAN總線發(fā)送給SoC；開出信號(hào)由SoC發(fā)出，經(jīng)過CAN總線發(fā)送給M4，通過三極管驅(qū)動(dòng)繼電器[12]。本方案中共有兩個(gè)CAN節(jié)點(diǎn)，包括一個(gè)SoC和一個(gè)M4。采用SN65HVD231D作為CAN總線協(xié)議轉(zhuǎn)換芯片。

2.1.4 RS-485 數(shù)據(jù)收發(fā)模塊

民樂銅礦的礦石結(jié)構(gòu)以交代結(jié)構(gòu)為主，其次為共結(jié)邊結(jié)構(gòu)、假像結(jié)構(gòu)、包含結(jié)構(gòu)。交代結(jié)構(gòu)中，可進(jìn)一步劃分為脈狀穿插結(jié)構(gòu)、交代殘余結(jié)構(gòu)、骸晶結(jié)構(gòu)、交代港灣結(jié)構(gòu)等。

RS-485數(shù)據(jù)收發(fā)模塊通過RS-485總線協(xié)議與電纜本體監(jiān)測單元通信，獲取監(jiān)測數(shù)據(jù)[13]；以MMS方式與監(jiān)測主站進(jìn)行信息交互，獲取監(jiān)測主站的控制指令，且支持文件傳輸、參數(shù)召喚和設(shè)置。采用SN65LBC184D作為RS-485數(shù)據(jù)收發(fā)芯片。

2.1.5 直流模擬量采集模塊

A/D采樣芯片選用目前常用的AD7606，每個(gè)芯片外接8個(gè)通道。AD7606配置為串行模式與SoC通信，按照SoC的指令轉(zhuǎn)換數(shù)據(jù)，并通過SPI總線方式發(fā)送給SoC的PL側(cè)。

2.2 FPGA百兆環(huán)網(wǎng)設(shè)計(jì)

圖6 環(huán)網(wǎng)接收端程序設(shè)計(jì)流程圖

百兆環(huán)網(wǎng)采用雙向冗余環(huán)形網(wǎng)絡(luò)結(jié)構(gòu)，兩個(gè)環(huán)形網(wǎng)絡(luò)互相獨(dú)立；每一組環(huán)網(wǎng)內(nèi)，節(jié)點(diǎn)與節(jié)點(diǎn)之間通過以太網(wǎng)順序首尾相連形成雙向冗余環(huán)。環(huán)內(nèi)各節(jié)點(diǎn)為對等關(guān)系，負(fù)責(zé)環(huán)內(nèi)報(bào)文的轉(zhuǎn)發(fā)、過濾以及本節(jié)點(diǎn)信息的廣播發(fā)送。環(huán)網(wǎng)采用100BASE-X光纖以太網(wǎng)，全雙工傳輸模式[14]。

接收端程序設(shè)計(jì)流程如圖6所示。

具體流程如下：

圖7 環(huán)網(wǎng)發(fā)送端程序設(shè)計(jì)流程圖

① 解析接收報(bào)文：此部分解析到 FTCF字段，分別保存報(bào)文的目的 MAC 地址、源 MAC 地址、HSR 字段的類型碼、HSR 的報(bào)文序號(hào)、幀類型以及 FTCF 字段。

② 組播匹配：組播是指當(dāng)前的 MAC 地址池模式，所有在 MAC 地址池內(nèi)的 MAC 地址即默認(rèn)為組播地址，單播地址不在此 MAC 地址池內(nèi)；廣播是一種特殊的組播，廣播報(bào)文的處理機(jī)制和組播相同[15]。

③ 上傳 CPU：此處存在兩個(gè)時(shí)間戳，一個(gè)是 FTCF 字段時(shí)間，另一個(gè)是本地報(bào)文接收時(shí)間戳，這兩個(gè)時(shí)間是完全獨(dú)立的時(shí)間系統(tǒng)。

④ 轉(zhuǎn)發(fā)報(bào)文模塊：接收到與本節(jié)點(diǎn) MAC地址相同的報(bào)文后，上傳 CPU 部分，其報(bào)文緩存在 DDR 中,而轉(zhuǎn)發(fā)部分報(bào)文緩存在 FPGA本地，需要經(jīng)過仲裁。

發(fā)送端程序設(shè)計(jì)流程如圖7所示。具體流程如下：

① 轉(zhuǎn)發(fā)緩存指針判定：即判定首尾指針是否相同，首指針由接收部分轉(zhuǎn)發(fā)緩存處理邏輯維護(hù)，尾指針由發(fā)送部分轉(zhuǎn)發(fā)緩存處理邏輯維護(hù)。

② 本地發(fā)送指針判定：即判定首尾指針是否相同，首指針由 CPU 側(cè)驅(qū)動(dòng)維護(hù)，尾指針由發(fā)送部分本地發(fā)送處理邏輯維護(hù)。

③ FTCF 修正模塊：環(huán)網(wǎng)內(nèi)本地發(fā)送的起始報(bào)文的 FTCF 字段默認(rèn)為 0，同時(shí)本地提供預(yù)發(fā)時(shí)刻，根據(jù)預(yù)發(fā)時(shí)刻即時(shí)發(fā)送。

3 系統(tǒng)測試和分析

為了驗(yàn)證系統(tǒng)是否滿足各項(xiàng)功能，對A/D采樣信號(hào)時(shí)序、CAN 總線信號(hào)、以太網(wǎng)信號(hào)和光模塊信號(hào)分別進(jìn)行測試。

3.1 A/D采樣信號(hào)時(shí)序

測量各信號(hào)之間的時(shí)序，A/D采樣串行讀寫時(shí)序如圖8所示。

圖8 A/D 采樣串行讀寫時(shí)序圖

3.2 以太網(wǎng)信號(hào)測量

測量信號(hào)TXD0 和 RXD0 的波形，測試結(jié)果如圖9和圖10所示。

圖9 TXD0信號(hào)

圖10 RXD0信號(hào)

3.3 CAN總線信號(hào)測量

測試系統(tǒng)開入開出信號(hào)和主芯片之間的 CAN 總線信號(hào) CAN0_TX 和 CAN0_RX，試驗(yàn)結(jié)果如圖11所示。

圖11 CAN0_TX 和 CAN0_RX 信號(hào)

3.4 光模塊信號(hào)測量

測試插件上光模塊相關(guān)信號(hào)，如圖12～圖14所示。

圖12 光模塊Tx信號(hào)

圖13 光模塊Rx信號(hào)

圖14 光模塊I2C總線信號(hào)

測試結(jié)果表明，采樣通道滿足±1%的采樣精度要求，其余通道應(yīng)無串?dāng)_,網(wǎng)口沒有中斷等異常現(xiàn)象出現(xiàn)。測試結(jié)果滿足試驗(yàn)要求，系統(tǒng)工作穩(wěn)定。

結(jié) 語