王墨林,戚昊琛,魯迎春，劉士興

(合肥工業(yè)大學(xué) 電子科學(xué)與應(yīng)用物理學(xué)院,安徽 合肥 230009)

電子科學(xué)與技術(shù)是電子與信息科學(xué)中的綜合性交叉學(xué)科，也是我國(guó)大力發(fā)展并急需人才的重要技術(shù)領(lǐng)域[1-2]。合肥工業(yè)大學(xué)電子科學(xué)與技術(shù)專業(yè)辦學(xué)歷史悠久(前身為電子真空器件專業(yè))。自1958年專業(yè)開(kāi)辦以來(lái)，經(jīng)過(guò)多年的專業(yè)建設(shè)，電子科學(xué)與技術(shù)專業(yè)在學(xué)科建設(shè)和學(xué)生培養(yǎng)方面取得了較大進(jìn)展，為國(guó)家培養(yǎng)了一大批急需的專業(yè)人才。

實(shí)驗(yàn)教學(xué)是電子科學(xué)與技術(shù)專業(yè)人才培養(yǎng)中的重要環(huán)節(jié)，對(duì)學(xué)生的創(chuàng)新能力和工程素質(zhì)培養(yǎng)具有重要作用[3-4]。具有創(chuàng)新能力的實(shí)驗(yàn)教學(xué)體系對(duì)于培養(yǎng)高素質(zhì)的創(chuàng)新人才起著至關(guān)重要的作用。本文依托學(xué)校實(shí)踐教學(xué)公共資源、專業(yè)學(xué)科建設(shè)實(shí)驗(yàn)平臺(tái)和產(chǎn)學(xué)研合作基礎(chǔ)，參照國(guó)內(nèi)其他高校實(shí)驗(yàn)教學(xué)體系，結(jié)合專業(yè)特點(diǎn)和辦學(xué)特色，構(gòu)建“基礎(chǔ)—提高—綜合”的多層次、遞進(jìn)性的創(chuàng)新型實(shí)驗(yàn)教學(xué)體系[5]。

1 FPGA課程實(shí)驗(yàn)教學(xué)體系的研究背景

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)作為一種最重要的可編程器件，為集成電路芯片設(shè)計(jì)提供了重要的原型硬件驗(yàn)證手段。FPGA設(shè)計(jì)已經(jīng)成為復(fù)雜集成電路設(shè)計(jì)過(guò)程中必不可少的一個(gè)環(huán)節(jié)。FPGA憑借高集成、低成本、寬用途、高性能和易于使用的優(yōu)勢(shì)，正勢(shì)不可擋地向應(yīng)用市場(chǎng)滲透。FPGA產(chǎn)品逐步成為新一代電子產(chǎn)品中不可或缺的核心成員，其應(yīng)用覆蓋了從便攜式消費(fèi)產(chǎn)品到雷達(dá)或高端通信設(shè)備的整機(jī)系統(tǒng)領(lǐng)域[6-7]。

隨著集成電路設(shè)計(jì)技術(shù)發(fā)展，相關(guān)電子系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)技術(shù)成為我國(guó)一項(xiàng)長(zhǎng)期戰(zhàn)略，提高國(guó)產(chǎn)集成電路設(shè)計(jì)水平是我國(guó)從制造業(yè)大國(guó)向制造業(yè)強(qiáng)國(guó)邁進(jìn)的堅(jiān)實(shí)基礎(chǔ)。全面落實(shí)建設(shè)創(chuàng)新型國(guó)家的目標(biāo)，加強(qiáng)學(xué)生實(shí)踐創(chuàng)新能力和動(dòng)手能力的培養(yǎng)，是現(xiàn)階段我國(guó)高等教育工作的主要目標(biāo)。根據(jù)近年來(lái)社會(huì)對(duì)“軟硬兼具”電子技術(shù)人才需求增加的趨勢(shì)，進(jìn)一步加強(qiáng)學(xué)生硬件系統(tǒng)的設(shè)計(jì)能力和應(yīng)用創(chuàng)新能力的培養(yǎng)，提高學(xué)生的就業(yè)競(jìng)爭(zhēng)力，學(xué)校將FPGA課程納入電子科學(xué)與技術(shù)專業(yè)的教學(xué)體系。FPGA課程涵蓋硬件描述語(yǔ)言、數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字邏輯電路等課程。這些課程具有很強(qiáng)的實(shí)踐性。在理論教學(xué)的同時(shí)，應(yīng)安排足夠的實(shí)驗(yàn)課時(shí)，以培養(yǎng)學(xué)生的動(dòng)手能力。其中部分相關(guān)實(shí)驗(yàn)課程，包括“Verilog 硬件語(yǔ)言與FPGA實(shí)現(xiàn)”實(shí)驗(yàn)24學(xué)時(shí)、“超大規(guī)模集成電路設(shè)計(jì)及EDA技術(shù)”實(shí)驗(yàn)8學(xué)時(shí)、“微處理器實(shí)驗(yàn)”48學(xué)時(shí)、“集成電路版圖設(shè)計(jì)”實(shí)驗(yàn)8學(xué)時(shí)、“FPGA課程設(shè)計(jì)”2周等。通過(guò)FPGA這些相關(guān)實(shí)驗(yàn)課程的開(kāi)設(shè)，加深學(xué)生對(duì)課堂教學(xué)內(nèi)容的理解，加強(qiáng)學(xué)生的動(dòng)手能力，培養(yǎng)學(xué)生的創(chuàng)新能力，增強(qiáng)學(xué)生的綜合素質(zhì)，實(shí)現(xiàn)課程教學(xué)過(guò)程中的“軟硬并重”，從而提高教學(xué)質(zhì)量。

圖1 創(chuàng)新型實(shí)驗(yàn)教學(xué)體系

2 FPGA課程實(shí)驗(yàn)教學(xué)體系的實(shí)踐

FPGA教學(xué)的主要內(nèi)容包括理論教學(xué)和實(shí)驗(yàn)教學(xué)。在實(shí)驗(yàn)教學(xué)中，以嵌入式系統(tǒng)應(yīng)用為主線，用現(xiàn)代科學(xué)發(fā)展的成果更新實(shí)驗(yàn)教學(xué)內(nèi)容，不斷吸收先進(jìn)的教學(xué)經(jīng)驗(yàn)與成果，對(duì)實(shí)驗(yàn)教學(xué)體系進(jìn)行系統(tǒng)化深層次的改革[8-9]。圍繞創(chuàng)新能力培養(yǎng)這一目標(biāo)，根據(jù)FPGA課程的教學(xué)特點(diǎn)，按照“多層次、遞進(jìn)性”的創(chuàng)新型實(shí)驗(yàn)教學(xué)體系，進(jìn)行FPGA實(shí)驗(yàn)課程建設(shè)。

2.1 基礎(chǔ)層

基礎(chǔ)實(shí)驗(yàn)層通過(guò)驗(yàn)證型、綜合型和設(shè)計(jì)型實(shí)驗(yàn)，層層深入，讓學(xué)生循序漸進(jìn)掌握儀器設(shè)備和軟件的使用，鞏固和加深理解理論基礎(chǔ)知識(shí)[10]。以Verilog 硬件語(yǔ)言與FPGA實(shí)現(xiàn)實(shí)驗(yàn)課程為例，課程目標(biāo)是讓學(xué)生掌握Verilog語(yǔ)言的基本知識(shí)，掌握FPGA工程設(shè)計(jì)的工具，掌握集成電路設(shè)計(jì)/測(cè)試的基本流程，按設(shè)計(jì)要求設(shè)計(jì)簡(jiǎn)單的系統(tǒng)。實(shí)驗(yàn)中提供給學(xué)生的是Basys2開(kāi)發(fā)板。

如圖2所示，Basys2開(kāi)發(fā)板是一個(gè)電路設(shè)計(jì)實(shí)現(xiàn)平臺(tái)，任何人都可以通過(guò)它來(lái)搭建一個(gè)真正的數(shù)字電路。Basys2是圍繞著一個(gè)Xilinx Spartan-3E FPGA芯片和一個(gè)Atmel AT90USB USB控制器搭建的，它提供了完整的隨時(shí)可以使用的硬件平臺(tái)，適合于實(shí)現(xiàn)從基本邏輯器件到復(fù)雜控制器件的各種邏輯電路。Basys2板上集成了大量的 I/O設(shè)備和FPGA所需的支持電路，能夠構(gòu)建無(wú)數(shù)的設(shè)計(jì)而不需要其他器件，而且適用于所有賽靈思ISE工具的版本，包括免費(fèi)版本在內(nèi)。具體實(shí)驗(yàn)課程的內(nèi)容如表1所示。

圖2 Basys2開(kāi)發(fā)板

學(xué)時(shí)實(shí)驗(yàn)課程教學(xué)內(nèi)容實(shí)驗(yàn)要求實(shí)驗(yàn)類別2實(shí)驗(yàn)一 HDL仿真軟件使用1)熟悉Modelsim 軟件2)使用Verilog HDL設(shè)計(jì)與門(mén)、或門(mén)和異或門(mén)3)完成工程建立、編譯、仿真、代碼修改掌握Verilog語(yǔ)言的基本知識(shí)演示、驗(yàn)證2實(shí)驗(yàn)二 使用Verilog完成2種以上加法器設(shè)計(jì)1)使用Verilog語(yǔ)言分別基于結(jié)構(gòu)建模、行為建模方法完成4位加法器設(shè)計(jì)2)使用Verilog語(yǔ)言和Modelsim搭建加法器測(cè)試環(huán)境3)使用Modelsim對(duì)加法器設(shè)計(jì)進(jìn)行仿真掌握Verilog語(yǔ)言的基本知識(shí)驗(yàn)證、綜合

表1(續(xù)表)

通過(guò)24學(xué)時(shí)的實(shí)驗(yàn)課程，使學(xué)生掌握Verilog HDL和FPGA開(kāi)發(fā)流程，以及利用Verilog HDL和FPGA進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的方法，并能在實(shí)際工作中加以運(yùn)用。實(shí)用性和可操作性是本實(shí)驗(yàn)課程的重要特點(diǎn)。

2.2 提高層

提高層以樹(shù)立學(xué)生創(chuàng)新意識(shí)，提高學(xué)生獨(dú)立分析問(wèn)題和解決問(wèn)題的能力，培養(yǎng)學(xué)生進(jìn)行科學(xué)研究的能力和創(chuàng)新能力為目標(biāo)[11]。以課程設(shè)計(jì)為例，提高層涵蓋了所有的專業(yè)主干課程的課程設(shè)計(jì)。FPGA課程設(shè)計(jì)是一門(mén)綜合性專業(yè)實(shí)驗(yàn)課程，目的是配合集成電路設(shè)計(jì)基礎(chǔ)、集成電路設(shè)計(jì)硬件描述語(yǔ)言、基于FPGA的電路和系統(tǒng)設(shè)計(jì)等課程，培養(yǎng)相關(guān)專業(yè)本科生FPGA的電路與系統(tǒng)設(shè)計(jì)的實(shí)驗(yàn)?zāi)芰?。本課程要求學(xué)生完成一個(gè)具體的具有一定綜合性的設(shè)計(jì)項(xiàng)目，并且在實(shí)際的FPGA開(kāi)發(fā)板上進(jìn)行驗(yàn)證。通過(guò)2周的課程設(shè)計(jì)，初步掌握和應(yīng)用Verilog HDL和基于FPGA的IC設(shè)計(jì)調(diào)試工具進(jìn)行集成電路設(shè)計(jì)、模擬和實(shí)現(xiàn)的方法和過(guò)程；讓學(xué)生進(jìn)一步掌握基本的基于FPGA電路與系統(tǒng)設(shè)計(jì)和調(diào)試的方法與步驟；掌握設(shè)計(jì)輸入、編譯、模擬、仿真、綜合、布圖、下載及硬件測(cè)試等FPGA設(shè)計(jì)基本過(guò)程；進(jìn)一步鞏固所學(xué)Verilog HDL和FPGA相關(guān)的理論知識(shí)，提高運(yùn)用所學(xué)知識(shí)分析和解決硬件電路和系統(tǒng)的工程設(shè)計(jì)問(wèn)題的能力。FPGA課程設(shè)計(jì)的具體內(nèi)容如表2所示。

表2 FPGA課程設(shè)計(jì)的主要內(nèi)容

以乒乓球游戲設(shè)計(jì)為例說(shuō)明如何指導(dǎo)學(xué)生完成課程設(shè)計(jì)題目。

1)明確設(shè)計(jì)任務(wù)。

①用開(kāi)發(fā)板上8個(gè)發(fā)光二極管來(lái)表示乒乓球的運(yùn)動(dòng)位置。

②選手分甲乙兩位，二極管分為甲前方4個(gè)、乙前方4個(gè)。

③點(diǎn)亮的二極管表示乒乓球的位置，初始狀態(tài)為所有的二極管都不亮。

④2名選手各操作一個(gè)開(kāi)發(fā)板上的按鍵，按下表示擊球。

⑤游戲規(guī)則及計(jì)分方式。

選手甲按甲鍵發(fā)球，這時(shí)，靠近甲側(cè)從第一個(gè)發(fā)光二極管開(kāi)始逐個(gè)變亮，形成球運(yùn)行軌跡。若乙在甲前方4個(gè)二極管中任何一個(gè)變亮?xí)r，按下按鍵，則屬于球未過(guò)網(wǎng)就擊球，甲得分；若乙在乙前方4個(gè)發(fā)光二極管中任何一個(gè)變亮?xí)r按下按鍵，球運(yùn)行軌跡反向變化，甲要在合適位置(甲前方4個(gè)二極管任何一個(gè)發(fā)亮?xí)r)接球，若未及時(shí)接球，則乙得分。依次類推，任何一方如果未及時(shí)擊球或球未過(guò)網(wǎng)時(shí)擊球，則對(duì)方得一分。

⑥得分由開(kāi)發(fā)板上的數(shù)碼管顯示。

2)在Basys2開(kāi)發(fā)板上明確對(duì)應(yīng)的器件，如圖3所示。

圖3 BASYS2開(kāi)發(fā)板對(duì)應(yīng)器件

3)根據(jù)開(kāi)發(fā)板上的器件確定開(kāi)發(fā)板上對(duì)應(yīng)的引腳，如圖4所示。

圖4 BASYS2開(kāi)發(fā)板對(duì)應(yīng)引腳圖

4)得到系統(tǒng)邏輯框圖，如圖5所示。

圖5 系統(tǒng)邏輯圖

5)根據(jù)框圖，明確需要用Verilog HDL實(shí)現(xiàn)的模塊為時(shí)鐘分頻模塊、按鍵消抖模塊、數(shù)碼管顯示模塊、球臺(tái)控制和計(jì)分器模塊。

6)根據(jù)模塊設(shè)計(jì)，寫(xiě)出相應(yīng)的模塊程序。學(xué)生通過(guò)2周的時(shí)間，根據(jù)課題要求，查找資料，進(jìn)行方案的設(shè)計(jì)，并通過(guò)設(shè)計(jì)方案的比較及所給條件，確定優(yōu)化的設(shè)計(jì)方案；確定總體設(shè)計(jì)框圖和流程；分模塊進(jìn)行具體設(shè)計(jì)，給出具體分塊設(shè)計(jì)圖；在具體的軟硬件實(shí)驗(yàn)環(huán)境中，進(jìn)行設(shè)計(jì)模擬、仿真和調(diào)試，解決設(shè)計(jì)調(diào)試中的具體問(wèn)題；最后撰寫(xiě)規(guī)范的課程設(shè)計(jì)報(bào)告。通過(guò)這一系列實(shí)驗(yàn)過(guò)程，使學(xué)生得到一次較全面的FPGA設(shè)計(jì)工程實(shí)驗(yàn)訓(xùn)練，為后續(xù)課程的學(xué)習(xí)、畢業(yè)設(shè)計(jì)和畢業(yè)后的工作打下良好的基礎(chǔ)。

2.3 綜合層

學(xué)生創(chuàng)新能力的培養(yǎng)是個(gè)循序漸進(jìn)的過(guò)程。本文以高水平科研作為教學(xué)背景，將實(shí)驗(yàn)教學(xué)與科研課題相結(jié)合，鼓勵(lì)并創(chuàng)造條件讓學(xué)生積極參與與專業(yè)研究課題相關(guān)的主題研究與設(shè)計(jì)，讓學(xué)生有一個(gè)系統(tǒng)檢驗(yàn)和應(yīng)用所學(xué)知識(shí)的機(jī)會(huì)，樹(shù)立學(xué)生的創(chuàng)新意識(shí)，培養(yǎng)學(xué)生的創(chuàng)造性思維能力。

學(xué)校十分重視學(xué)生創(chuàng)新能力的培養(yǎng)，將各種形式的活動(dòng)納入能力培養(yǎng)計(jì)劃中，專門(mén)設(shè)置了6個(gè)必修的創(chuàng)新(創(chuàng)業(yè))教育學(xué)分，學(xué)生修滿后方可畢業(yè)。學(xué)校和學(xué)院制定了一系列政策，鼓勵(lì)大學(xué)生科技創(chuàng)新，在免試研究生推薦、獎(jiǎng)學(xué)金評(píng)定、學(xué)分認(rèn)定等方面給予一定優(yōu)惠。

學(xué)院積極動(dòng)員和組織學(xué)生參加課外科技競(jìng)賽活動(dòng)。每年從本專業(yè)三年級(jí)學(xué)生中招收學(xué)生參加全國(guó)電子類或相關(guān)領(lǐng)域的設(shè)計(jì)競(jìng)賽，提供場(chǎng)地和實(shí)驗(yàn)儀器設(shè)備等資源，并派專業(yè)教師作為指導(dǎo)教師。創(chuàng)新訓(xùn)練分為基本技能訓(xùn)練、單元系統(tǒng)制作訓(xùn)練、命題式創(chuàng)新設(shè)計(jì)與系統(tǒng)制作訓(xùn)練三個(gè)階段。同時(shí)，開(kāi)放專業(yè)實(shí)驗(yàn)室的儀器設(shè)備和軟件資源，讓高年級(jí)學(xué)生參與教師的科研工作，或引導(dǎo)學(xué)生進(jìn)行自擬的項(xiàng)目開(kāi)發(fā)，有助于培養(yǎng)學(xué)生綜合運(yùn)用所學(xué)知識(shí)分析和解決問(wèn)題的能力。

目前，基于FPGA進(jìn)行創(chuàng)新實(shí)驗(yàn)已經(jīng)在學(xué)院學(xué)生中獲得高度認(rèn)同。學(xué)生積極參與各種基于FPGA的創(chuàng)新項(xiàng)目。如“FPGA數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)”“AES模塊的實(shí)現(xiàn)”“基于FPGA的子空間擬合算法實(shí)現(xiàn)”“基于FPGA的USB3.0擾碼及解擾碼電路設(shè)計(jì)”“基于FPGA的車載毫米波雷達(dá)測(cè)距系統(tǒng)設(shè)計(jì)”等。2008年在FPGA上實(shí)現(xiàn)的“面向多媒體的多核應(yīng)用原型芯片”獲?！磅币坏泉?jiǎng)；“多參數(shù)通用儀表顯示控制芯片”獲創(chuàng)業(yè)競(jìng)賽三等獎(jiǎng)；2010年使用FPGA實(shí)現(xiàn)的“H.264/AVC高清視頻編碼器”獲?！磅碧氐泉?jiǎng)，如圖6所示。

(a)視頻解碼SoC原型實(shí)拍

(b)集成OFDM的H.264編解碼系統(tǒng)原理樣機(jī)

這樣的創(chuàng)新型實(shí)驗(yàn)體系，分層次多模塊，相互銜接，科學(xué)系統(tǒng)，體現(xiàn)了以學(xué)生為主體，以能力培養(yǎng)為主線的實(shí)驗(yàn)教學(xué)理念，充分激發(fā)了學(xué)生的創(chuàng)新意識(shí)，培養(yǎng)了學(xué)生的基本操作技能和綜合應(yīng)用知識(shí)的能力，取得了良好的教學(xué)效果[12]。

3 FPGA課程實(shí)驗(yàn)教學(xué)體系的評(píng)價(jià)方式

實(shí)驗(yàn)教學(xué)是高等學(xué)校本科教學(xué)的重要組成部分，對(duì)于培養(yǎng)學(xué)生理論聯(lián)系實(shí)際能力，實(shí)現(xiàn)素質(zhì)教育和創(chuàng)新人才培養(yǎng)目標(biāo)有著重要作用。實(shí)驗(yàn)教學(xué)評(píng)價(jià)貫穿實(shí)驗(yàn)教學(xué)的所有環(huán)節(jié)，主要考察學(xué)生的學(xué)習(xí)效果和教師的教學(xué)能力。從教與學(xué)的角度對(duì)實(shí)驗(yàn)教學(xué)目標(biāo)、內(nèi)容、過(guò)程、條件和效果做出好與壞、優(yōu)與劣的評(píng)價(jià)[13-14]。

實(shí)驗(yàn)教學(xué)評(píng)價(jià)機(jī)制對(duì)于學(xué)生實(shí)驗(yàn)的成績(jī)?cè)u(píng)定以實(shí)驗(yàn)態(tài)度、實(shí)驗(yàn)完成情況、實(shí)驗(yàn)報(bào)告為依據(jù)綜合評(píng)分。這樣的考核會(huì)更加注重學(xué)生的實(shí)驗(yàn)過(guò)程、團(tuán)隊(duì)的合作意識(shí)及對(duì)實(shí)驗(yàn)儀器設(shè)備的掌握能力。尤其對(duì)于綜合性和設(shè)計(jì)性實(shí)驗(yàn)，提倡方案的多樣性，使學(xué)生有機(jī)會(huì)充分展示自己的能力。本文從以下3個(gè)方面對(duì)學(xué)生的實(shí)驗(yàn)態(tài)度進(jìn)行評(píng)價(jià)。1)出勤率。出勤情況往往反映出學(xué)生對(duì)實(shí)驗(yàn)課的重視程度；要求學(xué)生每堂課必須簽到，無(wú)故缺席2次以上，平時(shí)成績(jī)要扣掉10%。2)團(tuán)隊(duì)的協(xié)作能力。尤其是一些綜合性實(shí)驗(yàn)、課程設(shè)計(jì)是需要3個(gè)人一個(gè)小組來(lái)完成最后的實(shí)驗(yàn)。3)良好的實(shí)驗(yàn)習(xí)慣。要養(yǎng)成實(shí)驗(yàn)預(yù)習(xí)的習(xí)慣，上課時(shí)教師以抽查的方式檢驗(yàn)學(xué)生的預(yù)習(xí)效果；實(shí)驗(yàn)結(jié)束后，要求學(xué)生清點(diǎn)實(shí)驗(yàn)器材，整理實(shí)驗(yàn)臺(tái)面，歸還實(shí)驗(yàn)器材方可離開(kāi)實(shí)驗(yàn)室。

教師根據(jù)以上3個(gè)方面對(duì)學(xué)生的實(shí)驗(yàn)態(tài)度進(jìn)行全方位評(píng)價(jià)，給出相應(yīng)的平時(shí)成績(jī)。課程設(shè)計(jì)對(duì)于學(xué)生的考核，根據(jù)學(xué)生在課程設(shè)計(jì)期間的綜合表現(xiàn)、完成設(shè)計(jì)任務(wù)的質(zhì)量、編寫(xiě)設(shè)計(jì)報(bào)告的質(zhì)量，并結(jié)合面試提問(wèn)和演示進(jìn)行綜合考核和評(píng)分，按照優(yōu)秀、良好、中等、及格和不及格分別給出評(píng)定成績(jī)。

實(shí)驗(yàn)教學(xué)評(píng)價(jià)機(jī)制中對(duì)教師的評(píng)價(jià)主要是針對(duì)實(shí)驗(yàn)教學(xué)的態(tài)度、實(shí)驗(yàn)教學(xué)水平、實(shí)驗(yàn)教學(xué)創(chuàng)新、實(shí)驗(yàn)教學(xué)成果等[15]。實(shí)驗(yàn)教學(xué)中建立相應(yīng)的反饋機(jī)制。校督導(dǎo)組、校領(lǐng)導(dǎo)、院督導(dǎo)組、院領(lǐng)導(dǎo)構(gòu)成的質(zhì)量檢查小組會(huì)在不同時(shí)期隨機(jī)對(duì)實(shí)驗(yàn)課程進(jìn)行聽(tīng)課和考評(píng)，填寫(xiě)聽(tīng)課記錄反饋給學(xué)院，并當(dāng)場(chǎng)與任課教師進(jìn)行交流。經(jīng)過(guò)多次交叉重疊聽(tīng)課檢查，發(fā)現(xiàn)實(shí)驗(yàn)課程中的問(wèn)題，并督促任課教師對(duì)所授課程進(jìn)行更新。學(xué)校在學(xué)生中建立信息員制度。學(xué)生中的信息員及時(shí)將學(xué)生對(duì)教學(xué)過(guò)程中的意見(jiàn)和評(píng)價(jià)反饋給教務(wù)部門(mén)，以幫助教師進(jìn)一步了解教學(xué)情況，便于教師及時(shí)改進(jìn)教學(xué)方法和手段，調(diào)整教學(xué)策略；教師不斷反饋給學(xué)生自己的教學(xué)成果，學(xué)生獲得更好的學(xué)習(xí)效果。

具體、合理、規(guī)范的實(shí)驗(yàn)教學(xué)評(píng)價(jià)體系的構(gòu)建既有利于學(xué)生實(shí)驗(yàn)?zāi)芰Φ倪M(jìn)一步提高，也有利于教師在實(shí)驗(yàn)教學(xué)中不斷提升自己的教學(xué)水平和專業(yè)素質(zhì)。

4 結(jié)束語(yǔ)

為了更進(jìn)一步完善和提高FPGA課程實(shí)驗(yàn)教學(xué)水平，學(xué)校和學(xué)院對(duì)FPGA與嵌入式系統(tǒng)綜合實(shí)驗(yàn)室進(jìn)行了改造與提升。實(shí)驗(yàn)室除了擁有聯(lián)想服務(wù)器、聯(lián)想PC機(jī),通用FPGA開(kāi)發(fā)套件、多功能FPGA專業(yè)開(kāi)發(fā)套件、復(fù)雜SoC系統(tǒng)FPGA平臺(tái)、數(shù)字示波器等先進(jìn)的硬件實(shí)驗(yàn)設(shè)備外，還擁有Synopsys、Mentor和Candence、TCAD等EDA軟件，與其他硬件設(shè)備配合使用，可以支持從簡(jiǎn)單到復(fù)雜的集成電路和電子系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)，滿足本科生和研究生的常規(guī)教學(xué)實(shí)驗(yàn)活動(dòng)、創(chuàng)新實(shí)驗(yàn)教學(xué)活動(dòng)和電子設(shè)計(jì)競(jìng)賽的需要。一方面，在實(shí)驗(yàn)教學(xué)中“軟硬并重”；另一方面，與Candence建立聯(lián)合EDA實(shí)驗(yàn)室，確保能夠?qū)⒆钚碌漠a(chǎn)業(yè)界技術(shù)成果引入到高校教學(xué)活動(dòng)中，這樣進(jìn)一步增強(qiáng)了學(xué)生參與科研與創(chuàng)新活動(dòng)的興趣，改變了實(shí)驗(yàn)環(huán)節(jié)中的“重軟件模擬，少硬件仿真”的現(xiàn)狀，在廣度與深度上拓展學(xué)生的知識(shí)應(yīng)用能力與工程實(shí)驗(yàn)?zāi)芰?，從而提高學(xué)生創(chuàng)新實(shí)驗(yàn)成果的水平和成果分量。