徐鐵喜

（廣州海格通信集團(tuán)股份有限公司，廣東 廣州 510663）

1 FPGA概述

現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）最早由Xilinx公司研究提出，其作為可編程邏輯器件，主要進(jìn)行數(shù)據(jù)處理。最好的FPGA只有1 200個(gè)邏輯門，經(jīng)過30多年發(fā)展之后已經(jīng)可以在期間中編程增加上百萬甚至上千萬個(gè)可編程邏輯門。FPGA發(fā)展過程中，制造工藝也不斷進(jìn)步，經(jīng)過改進(jìn)與發(fā)展之后FPGA的功耗得到了控制，而且開發(fā)工具以及邏輯門也不斷成熟和創(chuàng)新發(fā)展，由于技術(shù)不斷發(fā)展與成熟，F(xiàn)PGA開始在各個(gè)領(lǐng)域得到應(yīng)用。目前比較成熟的FPGA結(jié)構(gòu)主要由以下六大部分構(gòu)成。

（1）基本可編程邏輯單元：作為FPGA的核心單元模塊，正是這一模塊的引入使得FPGA的可編程性提高。

（2）可編程邏輯單元：這一單元模塊主要由兩部分構(gòu)成，包括寄存器和查找表（Look Up Table，LUT）。

（3）可編程I/O單元：在FPGA當(dāng)中這一模塊起著和外部電路交互的作用，作為一個(gè)接口能夠?qū)崿F(xiàn)外圍電路輸入輸出不同電氣特性的轉(zhuǎn)換。

（4）內(nèi)嵌專用硬核：這一模塊單元已經(jīng)在FPGA內(nèi)部進(jìn)行了固化，這一專用內(nèi)核經(jīng)過布局布線之后，具有極高的可靠性。目前在比較成熟通用的FPGA當(dāng)中均有塊狀嵌入RAM。正是由于這些模塊以及這些結(jié)構(gòu)單元、存儲器的發(fā)展，進(jìn)一步促進(jìn)了FPGA的應(yīng)用范圍。

（5）底層嵌入單元：主要針對系統(tǒng)而言，針對系統(tǒng)功能完善而特意嵌入的單元，常見的有數(shù)字延時(shí)鎖定回路（Delay Locked Loop，DLL）等。

（6）布線資源：其作為整個(gè)FPGA的內(nèi)部統(tǒng)籌協(xié)調(diào)單元，能夠?qū)⑾到y(tǒng)內(nèi)不同的單元連接在一起，構(gòu)成整個(gè)FPGA整體，實(shí)現(xiàn)不同的FPGA功能。

2 FPGA應(yīng)用于多載波信號檢測的意義

在通信中多載波無線通信發(fā)展的同時(shí)正交頻分復(fù)用技術(shù)（Orthogonal Frequency Division Multiplexing，OFDM）[1-2]技術(shù)也得到了創(chuàng)新與進(jìn)步，目前在眾多領(lǐng)域開始引進(jìn)發(fā)展并擴(kuò)張，其中典型代表是航空通信。在航空通信這種高精度通信要求的領(lǐng)域當(dāng)中OFDM具有無可比擬的優(yōu)勢，但是在眾多領(lǐng)域當(dāng)中存在多徑豐富的問題也給OFDM信道估計(jì)等方面帶來困難與挑戰(zhàn)。面臨這些問題以及困難，廣大研究者希望在檢測算法方面實(shí)現(xiàn)突破，但是在檢測算法創(chuàng)新發(fā)展的同時(shí)為適應(yīng)算法計(jì)算復(fù)雜度的要求，還必須要進(jìn)一步提升硬件性能。FPGA的誕生使得數(shù)據(jù)處理能力得到跨越式發(fā)展，在無線通信領(lǐng)域以及相關(guān)領(lǐng)域得到迅速應(yīng)用發(fā)展，其應(yīng)用主要集中在以下幾個(gè)方面。

（1）在FPGA中能夠通過不同運(yùn)算路徑占用不同的硬件資源從而實(shí)現(xiàn)并行運(yùn)算，這種運(yùn)算以及數(shù)據(jù)處理模式進(jìn)一步提高了數(shù)據(jù)處理的速度，對于無線通信而言，能夠保證數(shù)據(jù)處理的高速度以及數(shù)據(jù)處理的實(shí)時(shí)性。

（2）FPGA結(jié)構(gòu)中的各部分都是能夠通用編程的，這決定了其具有很好的結(jié)構(gòu)靈活性，通過代碼修改以及代碼編程就能夠?qū)崿F(xiàn)多種不同功能，針對不同的場景無線通信也具有很好的適應(yīng)性。

（3）在FPGA結(jié)構(gòu)中將各種功能模塊進(jìn)行了內(nèi)部集成封裝，而且FPGA開發(fā)商為其提供了大量可供選擇的IP Core，為用戶的硬件設(shè)計(jì)提供了極大的便利，對于硬件開發(fā)周期而言也得到了極大地縮短。

3 基于FPGA技術(shù)的信號檢測算法

3.1 算法建立

在針對傳統(tǒng)FPGA算法的基礎(chǔ)上進(jìn)行優(yōu)化，希望能夠在傳統(tǒng)以并行運(yùn)算為主的基礎(chǔ)上實(shí)現(xiàn)算法的串并行交替轉(zhuǎn)換信號的檢測，在FPGA中引入排序串行干擾消除算法（Ordered Sequential Interference Cancellation，OSIC），以此來消除其他天線的干擾提高信號質(zhì)量。最終提出PSMLMMSE-FOSIC檢測算法優(yōu)化，希望能夠適應(yīng)串并行運(yùn)算，而且能夠保證實(shí)現(xiàn)信號檢測功能，優(yōu)化信號質(zhì)量。

（1）首先將ML檢測算法引入到前P層信號檢測當(dāng)中，主要是利用ML檢測算法的最優(yōu)可靠性來保證前端信號檢測的準(zhǔn)確性，進(jìn)而保證整個(gè)系統(tǒng)信號的可靠性，有效避免差錯(cuò)傳播問題的產(chǎn)生。

（2）對于系統(tǒng)中剩下的N-P層引入OSIC檢測算法來進(jìn)行信號檢測，利用OSIC來盡可能消除串行干擾問題，而且為最大限度保證信號質(zhì)量，還引入了可靠度約束思想以及判決反饋。

3.2 判決反饋

在OSIC的基礎(chǔ)上，需要對N-P層信號進(jìn)行MMSE濾波處理，在處理的同時(shí)進(jìn)行硬判決，并且選定反饋候選點(diǎn)為星座點(diǎn)。如圖4所示，將選定的反饋候選點(diǎn)坐標(biāo)與硬判決輸出點(diǎn)的坐標(biāo)進(jìn)行比對就能夠最終得到可靠門限值。在圖中軟估計(jì)利用空心接收信號來表示，其中星座反饋候選點(diǎn)利用實(shí)心點(diǎn)來進(jìn)行表示。d1和d2分別表示橫/縱向的門限值，陰影和正方形區(qū)域分別表示判決不可靠/可靠區(qū)域。在這樣的判決反饋表示機(jī)制中，在陰影區(qū)域的點(diǎn)均是不可靠的點(diǎn)，針對不可靠的點(diǎn)需要利用星座反饋點(diǎn)來進(jìn)行重新判決。對于小正方形內(nèi)部的點(diǎn)而言，均是可靠的判決點(diǎn)，系統(tǒng)能夠?qū)⒖煽勘P決定直接輸出。這里根據(jù)實(shí)際情況給出了兩種約束準(zhǔn)則，一種以星座點(diǎn)為中心、以橫縱門限值為約束準(zhǔn)則的矩形約束，一種是以星座點(diǎn)為中心、以門限值為半徑的圓形約束。

利用串行消除干擾檢測算法來對待檢測層進(jìn)行分析，將已檢測層檢測得到的信號和篩選的候選點(diǎn)進(jìn)行向量構(gòu)建[3]，一共構(gòu)建M個(gè)候選向量，然后對M個(gè)候選向量進(jìn)行對比分析確定最優(yōu)向量。在進(jìn)行向量檢測的時(shí)候需要對輸出信號以及干擾信號進(jìn)行分析，一般將本層輸出信號作為下一層的干擾信號，并且進(jìn)行濾波處理，采用濾波權(quán)重實(shí)現(xiàn)，進(jìn)行操作以及檢測直到所有操作完成。

4 仿真分析

針對這一算法情況進(jìn)行了研究與分析，采用仿真的方法來驗(yàn)證優(yōu)化算法的誤碼率等情況。其中基于QPSK進(jìn)行仿真與調(diào)制，最終仿真結(jié)果如圖1所示，其中P值取1。對比仿真結(jié)果圖能夠發(fā)現(xiàn)，與傳統(tǒng)MMSE-OSIC檢測算法相比，優(yōu)化的PSML-MMSE-FOSIC性能得到了極大的提升，性能提升能夠達(dá)到3 dB，同樣在誤碼率達(dá)到10-4的情況下，與MMSE-PSIC算法相比性能也有極大提升，提升大約5 dB。

圖1 QPSK調(diào)制誤碼率仿真結(jié)果

從圖2仿真結(jié)果可以看出，取值越小，系統(tǒng)的檢測性能越向ML檢測算法靠近。執(zhí)行反饋迭代檢測算法次數(shù)越多，檢測越可靠。

圖2 圓形約束QPSK調(diào)制誤碼率

5 結(jié)語

在本文的分析中能夠發(fā)現(xiàn)存在比較顯著地串行干擾等問題，為解決這些問題就必須要對檢測算法進(jìn)行優(yōu)化，從前期信號檢測開始進(jìn)行優(yōu)化，從源頭保證信號質(zhì)量，從而保證整個(gè)信號質(zhì)量。在傳統(tǒng)信號質(zhì)量檢測以及FPGA的基礎(chǔ)上，提出了PSML-MMSE-FOSIC檢測算法。這一算法的提出充分利用了ML檢測算法以及OSIC檢測算法的優(yōu)越性，保證了信號檢測的可靠性，也保證了多載波通信信號的可靠性，具有重要的參考與借鑒意義。