鄭炯衛(wèi)，唐 鶴，劉增鑫，陳科全，楊 磊，甄少偉，張 波

（電子科技大學，成都 610054）

1 引言

近年來，隨著人工智能的演進，高級駕駛輔助系統(tǒng)（Advanced Driver Assistance Systems，ADAS）受到了越來越多的青睞。而激光雷達技術(shù)可得到外界環(huán)境的三維數(shù)據(jù)，為ADAS、機器視覺等應(yīng)用提供了感知真實世界的可能。激光三維成像焦平面技術(shù)要求有更大的陣列規(guī)模、更快的速度、更高的精度以及更大的測量范圍。TAC是三維成像焦平面技術(shù)的核心模塊。而傳統(tǒng)的像素級TAC通過采樣單個斜坡電壓產(chǎn)生，以采樣電壓代表時間間隔，受限于ADC的分辨率，基于單斜坡的TAC在動態(tài)范圍和精度之間存在矛盾。斜率較高的斜坡可以實現(xiàn)較高的距離分辨率，但動態(tài)范圍窄；斜率較低的斜坡距離分辨率較低，但動態(tài)范圍寬。因此，如何實現(xiàn)高精度、寬動態(tài)范圍的像素級TAC成為限制焦平面技術(shù)發(fā)展的難題[1]。

本文提出了一種雙斜坡組合方案實現(xiàn)像素級TAC，像素內(nèi)電路結(jié)構(gòu)簡單，只占用很小的芯片面積，便于在同一芯片上集成大量的TAC，這樣焦平面技術(shù)也更容易做更大的陣列規(guī)模。TAC可以實現(xiàn)更高的精度，其最小分辨的時間精度可以達到500 ps，同時TAC又可以實現(xiàn)很寬的動態(tài)范圍，時間間隔在0～8 μs的范圍內(nèi)均可精確測量，這樣便實現(xiàn)了寬動態(tài)范圍高精度的像素級TAC，在量化電壓為11.7 mV時，整體電路實現(xiàn)了14位的有效精度，微分非線性DNL最大僅有0.9 LSB，積分非線性INL最大僅有1.3 LSB。

2 整體電路結(jié)構(gòu)設(shè)計

傳統(tǒng)TAC是采用單斜坡的方式，依據(jù)采樣的單斜坡電壓的大小量化時間間隔的長短，由于斜坡的擺幅受限于電源電壓，TAC的動態(tài)范圍和精度存在折中，若斜坡的積分時間很長，TAC的動態(tài)范圍也就很寬，但TAC的精度不高；若斜坡的積分時間很短，TAC的精度會很高，但TAC的動態(tài)范圍會很窄，本文正是針對傳統(tǒng)TAC在精度和動態(tài)范圍之間的矛盾，設(shè)計了一種雙斜坡采樣的TAC[2-4]。

圖1給出了該TAC的整體結(jié)構(gòu)框圖，包括階梯信號產(chǎn)生模塊（Step Wave）、三角波信號產(chǎn)生模塊（Triangular Wave）、像素陣列和控制邏輯部分。

圖1 整體電路結(jié)構(gòu)框圖

階梯信號產(chǎn)生模塊產(chǎn)生全局的階梯波，用于判斷時間間隔的高6位，三角波信號產(chǎn)生模塊產(chǎn)生全局的三角波信號，用于判斷時間的低8位，它們均為所有像素單元所共有，其性能直接影響所有像素的有效精度以及線性度，是整個電路最關(guān)鍵的部分。

像素陣列是重復性單元，每個像素陣列均由完全相同的模塊組成，由于陣列的規(guī)模比較大，單個像素的面積和功耗顯得特別重要，本文設(shè)計的像素單元中TAC部分僅由兩個MOS開關(guān)和MOS電容組成，只占用很小的芯片面積，消耗極低的功耗，滿足激光三維成像焦平面的需求。

3 關(guān)鍵電路模塊設(shè)計

三角波信號產(chǎn)生模塊和階梯波信號產(chǎn)生模塊分別產(chǎn)生全局的階梯波信號和三角波信號。像素是重復性單元，由兩個采樣保持電路組成，兩個采樣保持電路分別采樣STOP信號對應(yīng)時刻的階梯波和三角波的電壓值，并以此量化每個像素內(nèi)時間間隔的大小。

3.1 三角波信號產(chǎn)生模塊

圖2是三角波信號產(chǎn)生模塊示意圖，圖3是相應(yīng)的信號時序控制圖，三角波信號的產(chǎn)生分為3個階段，分別是電路復位階段、產(chǎn)生三角波階段和保持階段。

圖2 三角波產(chǎn)生模塊

圖3 三角波產(chǎn)生模塊信號時序圖

首先電路進入復位階段，復位信號RESET為高電平，運算放大器AMP做單位增益緩沖器，其輸出端電壓被置位到基準電壓VREF。

當復位階段完成后，復位信號RESET和時間起始信號START同時翻轉(zhuǎn)，電路進入產(chǎn)生三角波的階段，此時運算放大器AMP與電容C構(gòu)成一個積分器，復位后RS觸發(fā)器的QN輸出端為低電平，此時M3導通，電流源IB1的電流全部通過M2流到電流源IB3，只有電流源IB2的電流I會流過積分器，因電流I不斷抽取積分器中電容C上存儲的電荷，積分器輸出端電壓逐漸上升，那么則有：

積分器輸出電壓不斷上升，比較器COMP1不斷比較積分器輸出電壓和上限電壓VH的大小，當積分器輸出端電壓高于上限電壓VH時，比較器COMP1輸出端電壓會迅速翻轉(zhuǎn)到0，即RS觸發(fā)器的R輸入端迅速翻轉(zhuǎn)到0。由于積分器的輸出電壓一直高于下限電壓VL，那么比較器COMP2的輸出端電壓維持高電平不變，RS觸發(fā)器處于置位階段，其QN輸出端會迅速從低電位0翻轉(zhuǎn)到高電位1，此時，M2截止，電流源IB1的電流2I開始流過積分器，但由于電流源IB2的電流只有電流源IB1電流的一半，因此流經(jīng)積分器的等效總電流是大小為I的向下灌入電流，由于不斷有電流灌入積分器中的電容C，此時積分器的輸出電壓產(chǎn)生向下的斜坡，那么則有：

此時，積分器產(chǎn)生向下的斜坡，比較器COMP1輸出端又迅速從低電平翻轉(zhuǎn)到高電平，那么RS觸發(fā)器的R=1，S=1，RS觸發(fā)器處于保持狀態(tài)，RS觸發(fā)器的QN輸出端保持為高電平不變，由于比較器COMP1輸出端保持低電平的時間很短，因此表現(xiàn)為一窄脈沖信號。

與上升階段類似，積分器輸出電壓不斷下降，比較器COMP2不斷比較積分器輸出電壓和下限電壓VL的大小，當積分器輸出端電壓高于下限電壓VL時，比較器COMP2輸出端電壓會迅速翻轉(zhuǎn)到0，即RS觸發(fā)器的S輸入端迅速翻轉(zhuǎn)到0，由于積分器的輸出電壓一直低于上限電壓VH，那么比較器COMP1的輸出端電壓維持高電平不變，RS觸發(fā)器處于復位階段，其QN輸出端會迅速從高電位1翻轉(zhuǎn)到低電位0，此時M2導通，電流源IB1中的電流通過M3流到電流源IB3，這時只有電流源IB2的電流I會流過積分器，電流I不斷抽取積分器中電容C上存儲的電荷，輸出端電壓逐漸上升，此時與剛開始產(chǎn)生斜坡信號的情況相同，實際上，應(yīng)取VL=VREF，這樣便可以產(chǎn)生理想的三角波，那么此時：

類似的，此時比較器COMP2輸出端保持低電平的時間也很短，也表現(xiàn)為一窄脈沖信號。

在此過程中，若START信號一直為高電平，那么此過程將會不斷地重復下去，積分器輸出端電壓便交替產(chǎn)生向上和向下的斜坡，因此便產(chǎn)生了三角波信號。

當產(chǎn)生三角波的階段完成后，時間起始信號START由高電平翻轉(zhuǎn)為低電平，此時便進入了保持階段，由于時間起始信號START控制的開關(guān)關(guān)斷，此時不再有電流抽取或者灌入積分器中電容C上存儲的電荷，積分器輸出端電壓不再變化。

產(chǎn)生的三角波經(jīng)過BUFFER后推送到每一個像素內(nèi)，BUFFER的作用是匹配前后級的負載，隔離后級電路對前級電路的影響。

3.2 階梯波信號產(chǎn)生模塊

圖4是階梯波信號產(chǎn)生模塊示意圖，圖5是相應(yīng)的信號時序控制圖。與三角波對應(yīng)，階梯波的產(chǎn)生也分為3個階段，分別是復位階段、產(chǎn)生階梯方波階段和保持階段。在復位階段，階梯波和三角波共用同一復位信號；在產(chǎn)生階梯波的階段，三角波產(chǎn)生模塊中的RS觸發(fā)器輸出端QN為其提供時鐘信號CLOCK，不需要片外單獨提供時鐘，這樣既可以減少外部時鐘的數(shù)量，又可以很好地匹配三角波產(chǎn)生模塊和階梯波產(chǎn)生模塊的邏輯電路，降低時鐘抖動的影響。

圖4 階梯波產(chǎn)生模塊

圖5 階梯波產(chǎn)生模塊信號時序圖

由于階梯波產(chǎn)生模塊和三角波產(chǎn)生模塊共用同一個復位信號，因此在三角波產(chǎn)生模塊進入復位階段的同時，階梯波產(chǎn)生模塊也進入復位階段，此時所有D觸發(fā)器的輸出電壓均復位到低電平，開關(guān)S0、S1、S2、S3等均截止，而運算放大器AMP連接成單位增益負反饋的形式，因此其輸出端電壓復位為VREF。

當復位信號RESERT由高電平翻轉(zhuǎn)為低電平時，此時階梯波產(chǎn)生模塊進入產(chǎn)生階梯波的階段，不過此時由于三角波產(chǎn)生模塊也是剛進入產(chǎn)生三角波的階段，其RS觸發(fā)器的輸出端QN還將維持不變，也即時鐘信號CLOCK維持低電平不變，那么此時并沒有電流流過電阻R，因此運放輸出端電壓保持為VREF不變。

當三角波產(chǎn)生模塊的RS觸發(fā)器輸出端QN由低電平翻轉(zhuǎn)為高電平時，也即時鐘信號CLOCK第一個上升沿來臨時，此時Q0由低電平翻轉(zhuǎn)為高電平，而Q1、Q2等保持為低電平不變，開關(guān)S0導通，這時將有電流I流過電阻R，電阻R上會有壓降IR，因此運放AMP輸出端電壓由VREF翻轉(zhuǎn)為VREF+IR。

當三角波產(chǎn)生模塊的RS觸發(fā)器輸出端QN由高電平翻轉(zhuǎn)為低電平時，也即時鐘信號CLOCK第一個下降沿來臨時，此時Q1由低電平翻轉(zhuǎn)到高電平，而Q0、Q2、Q3保持不變，開關(guān)S1導通，因此將有電流2I流過電阻R，電阻R上會有壓降2IR，因此運放AMP輸出端電壓由VREF+IR翻轉(zhuǎn)為VREF+2IR。

隨著三角波產(chǎn)生模塊的RS觸發(fā)器輸出端QN交替不斷地向上向下翻轉(zhuǎn)，也即時鐘信號CLOCK交替不斷地向上向下翻轉(zhuǎn)，那么上述過程將會不斷重復下去，因此運算放大器AMP輸出端便產(chǎn)生階梯波。

當RS觸發(fā)器輸出端QN不再翻轉(zhuǎn)時，時鐘信號CLOCK也跟著不再翻轉(zhuǎn)，流過電阻R的電流不再增加，電路進入保持階段，運放AMP輸出端電壓也將維持最終電壓，不再變化。

產(chǎn)生的階梯波同樣需要BUFFER推送到像素內(nèi)，BUFFER的作用也是匹配前后級的負載，隔離后級電路對前級電路的影響。

該階梯波信號產(chǎn)生模塊采用溫度計編碼方式的DAC，相對于二進制編碼方式的DAC，這樣可以避免短時脈沖波形干擾，輸出的階梯波可以實現(xiàn)很好的單調(diào)性、由電流源失配引起的DNL小等優(yōu)點[5]。

3.3 像素陣列模塊

像素陣列模塊是重復性單元，每個像素內(nèi)部的電路完全相同，由于陣列的規(guī)模比較大，每個像素單元即使增加很小的面積，對于整個陣列而言芯片增加的面積也是巨大的，因此設(shè)計像素時應(yīng)盡可能選取簡單的電路結(jié)構(gòu)。

本文選取的像素結(jié)構(gòu)如圖6所示，其時序控制圖如圖7所示。像素由兩個簡單的采樣保持電路組成，每個采樣保持電路只有一個開關(guān)和電容，其中開關(guān)是由CMOS傳輸門組成，其中NMOS管的尺寸是440 nm/600 nm，PMOS 管的尺寸是 1 μm/600 nm，而NMOS管和PMOS管的最小尺寸均為220nm/600nm，為了消除開關(guān)切換時時鐘饋通和電荷注入的影響，CMOS傳輸門兩邊均加Dummy管，Dummy管的尺寸為CMOS傳輸門的一半。電容由工作在飽和區(qū)的NMOS管組成，考慮到開關(guān)切換時KT/C噪聲的影響，采樣階梯波電壓的電容取40 fF，采樣三角波電壓的電容取100 fF[5-6]?？梢姡總€像素內(nèi)的電路具有結(jié)構(gòu)簡單、面積小、靜態(tài)功耗低的優(yōu)點，這樣像素陣列的規(guī)模便可以做到很大。

圖6 像素單元結(jié)構(gòu)示意圖

圖7 像素單元時序控制圖

如圖7所示，當像素內(nèi)的時間終止信號STOP為高電平時，開關(guān)導通，兩個采樣保持電路分別隨階梯波和三角波電壓的變化而變化，當時間終止信號STOP由高電平翻轉(zhuǎn)到低電平的瞬間，開關(guān)截止，兩個采樣保持電路分別采樣了該時刻階梯波信號和三角波信號對應(yīng)的電壓，然后用采樣的階梯波的電壓粗量化時間，用于判斷時間所在的區(qū)間，用采樣的三角波電壓細量化時間，以便更精確地判斷時間的長短，這樣便實現(xiàn)了高精度寬動態(tài)范圍的像素級TAC。

4 仿真結(jié)果

該電路采用了0.18 μm標準CMOS進行設(shè)計。三角波信號產(chǎn)生模塊中復位的電壓VREF和比較器的下限電壓均是1 V，比較器的上限電壓是4 V，因此三角波每次均是從1 V上升到4 V再下降到1 V，其周期是256 ns，由于三角波要實現(xiàn)細量化時間，量化的精度是8位，因此，時間分辨率應(yīng)為500 ps，三角波的精度應(yīng)不低于11.7 mV。

階梯波信號產(chǎn)生模塊中復位的電壓VREF也是1 V，每次階躍的時間間隔是三角波的半個周期，也即128ns，由于階梯波要實現(xiàn)時間的粗量化，量化的精度是6位，因此階梯波要實現(xiàn)64次階躍，考慮到電源電壓的限制，64次階躍后階梯波上升到4 V，因此每次階躍的電壓高度是46.8 mV。

圖8是一個像素的瞬態(tài)仿真結(jié)果圖，START信號和STOP信號的時間間隔是290 ns，根據(jù)采樣結(jié)果來看，采樣階梯波電壓值是1.094 V，可以判斷出時間處在第二個階梯上，以此推算出時間的高位是256 ns，采樣的三角波電壓值是1.797 V，可以判斷時間的低位是34 ns，以此便可得出STOP信號是290 ns，即可驗證電路設(shè)計的正確性。

圖8 瞬態(tài)仿真結(jié)果

積分非線性（INL）是實際有限精度特性曲線與理想有限精度特性曲線在垂直方向上的差值，微分非線性（DNL）是在每個垂直臺階上測量的相鄰編碼之間的距離。

由于三角波具有周期性，其DNL和INL關(guān)系曲線也是不斷重復的，因此分析其INL和DNL時不需要在整個時間段內(nèi)進行分析，本文接下來分析其在0～500 ns內(nèi)的DNL和INL，也就是其前兩個周期內(nèi)的結(jié)果。對于固定的時間間隔，也即START信號與STOP信號之間的時間間隔固定時，該TAC會得到一個采樣結(jié)果，以此采樣結(jié)果可還原出時間間隔，通過不斷改變時間間隔的長短，會得到一系列的采樣結(jié)果，并以此還原出一系列的時間間隔，把還原出的時間間隔與設(shè)定的時間間隔進行分析，便可得到該TAC的INL和DNL關(guān)系曲線，圖9是該TAC的DNL關(guān)系曲線，圖10是該TAC的INL關(guān)系曲線，其中LSB是11.7 mV。

圖9 TAC的DNL

圖10 TAC的INL

當時間間隔很短時或者時間間隔處于階梯波的階躍點和三角波的拐角點，此時DNL和INL稍差，這是因為系統(tǒng)由一個狀態(tài)切換到另一個狀態(tài)需要時間響應(yīng)，等系統(tǒng)狀態(tài)穩(wěn)定以后，其DNL和INL會很小。根據(jù)仿真結(jié)果可以得到，DNL最大有0.9 LSB，INL最大有1.3 LSB，這已經(jīng)是非常好的結(jié)果，滿足絕大部分場合下的應(yīng)用了。

以上仿真和分析是基于單個像素而言的，整體上TAC實現(xiàn)了14位的分辨率，其中階梯波實現(xiàn)了高6位的精度，三角波實現(xiàn)了低8位的精度，TAC時間分辨率的精度達到了 500 ps，動態(tài)范圍也有 0～8 μs，DNL是0.9 LSB，INL是1.3 LSB。

表1是本設(shè)計與先前的文獻對比的結(jié)果，文獻[2]～[4]是通過傳統(tǒng)的單斜坡的方式實現(xiàn)的TAC，雖然能實現(xiàn)很高的精度，但其動態(tài)范圍很有限，文獻[2]的動態(tài)范圍最大，也不過200 ns，遠不能滿足焦平面讀出電路的需求；本文和文獻[7]均是采用三角波進行時間的細量化，指標接近，但文獻[7]是通過數(shù)字的方式進行時間的粗量化，需要6 bit的計數(shù)器，這對焦平面讀出電路而言，像素面積是無法接受的，文獻[8]～[10]雖然也能做到很高的精度，但是其動態(tài)范圍也很窄，亦不能滿足焦平面讀出電路的需求。本文中的TAC動態(tài)范圍可達8 μs，精度也可以達到500 ps，解決了激光三維成像焦平面讀出電路的需求。

表1 該電路與先前電路的對比

5 結(jié)論

文中介紹了一款高精度寬動態(tài)范圍的像素級TAC，其原理是用雙斜坡組合的方案量化時間，采樣階梯波粗量化時間，采樣三角波電壓細量化時間，整體上TAC實現(xiàn)了14位的精度，最小分辨精度500 ps，動態(tài)范圍是8 μs，DNL最大是0.9 LSB，INL是1.3 LSB，實現(xiàn)了高精度寬動態(tài)范圍的像素級TAC。電路整體功能正常，滿足激光焦平面成像電路的應(yīng)用要求。