徐國(guó)盛

（中國(guó)電子科技集團(tuán)公司第五十四研究所，石家莊 050000）

1 核心性能器件——恒溫晶體振蕩器

恒 溫 晶 體 振 蕩 器（Oven Controlled Crystal Oscillator，OCXO），簡(jiǎn)稱恒溫晶振，做為一個(gè)專門的頻率發(fā)生器件，是指使用恒溫槽技術(shù)使其中的核心部件石英晶體諧振器及所配振蕩電路保持溫度恒定，從而減少外界環(huán)境的干擾，極大的提高了輸出的頻率穩(wěn)定度。由于其指標(biāo)高性能出色，成為通信及測(cè)量領(lǐng)域中高端儀器與設(shè)備的核心元器件。

雖然其功能單純，就是產(chǎn)生一個(gè)單一的固定頻率，但卻是整個(gè)模塊性能的核心器件，直接決定最終性能的優(yōu)劣。所以我們選用了一款自主設(shè)計(jì)生產(chǎn)的雙層恒溫低噪晶體振蕩器，其各方面性能指標(biāo)遠(yuǎn)遠(yuǎn)優(yōu)于普通的恒溫晶體振蕩器。外圍則配以一系列電路，如CPLD，MCU，DDS，PLL等，進(jìn)行各種功能擴(kuò)展，做成一個(gè)封裝極為緊湊的時(shí)鐘基準(zhǔn)產(chǎn)生模塊。具有多個(gè)時(shí)鐘輸出，頻率可選可調(diào)，可以與外部源同步、并在保持階段具有預(yù)測(cè)性的自主調(diào)整功能。

2 主要數(shù)字邏輯器件——CPLD

可編程邏輯器件有FPGA和CPLD兩大類。FPGA功能強(qiáng)大，資源豐富，往往含有PLL，DDS等各種內(nèi)核，可以為整個(gè)數(shù)字功能部分提供一站式的解決。但是在本產(chǎn)品設(shè)計(jì)中我們沒有使用FPGA，而是由項(xiàng)目的實(shí)際目標(biāo)要求并結(jié)合以往開發(fā)經(jīng)驗(yàn)選用了CPLD。將可以由FPGA統(tǒng)一完成的功能（如數(shù)字邏輯、控制、接口等），分解為由CPLD和MCU和其它獨(dú)立器件實(shí)現(xiàn)。這主要有如下考量。

FPGA和CPLD都是可編程邏輯器件，有許多共同點(diǎn)，在不少場(chǎng)合下也可以相互替代，但由于二者內(nèi)部結(jié)構(gòu)上的差異，又有各自的特點(diǎn)。一般來說FPGA的集成度比CPLD高，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。但在同等設(shè)計(jì)水平和工藝水平下，往往CPLD的速度比FPGA快，并且具有較大的時(shí)間可預(yù)測(cè)性。這是由于CPLD內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行各邏輯塊的互連，其連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測(cè)的，而FPGA的分段式布線互連結(jié)構(gòu)決定了其延遲和時(shí)序的不完全預(yù)測(cè)性。

而本產(chǎn)品的定位就是注重性能，追求時(shí)序的精準(zhǔn)和時(shí)基的準(zhǔn)確，所以我們使用CPLD和其它高性能的獨(dú)立IC來實(shí)現(xiàn)功能。由于CPLD可以只用來實(shí)現(xiàn)與時(shí)序和性能嚴(yán)格相關(guān)的核心功能部分，而非實(shí)時(shí)運(yùn)算、控制與接口部分都交由MUC來完成，所以所需資源較少，可以更從容的選擇封裝更小更緊湊的器件。CPLD采用了Altera公司MAX V系列的一款EQFP-64 Pin封裝元件，只有9mm*9mm見方，是一款封裝極為緊湊的小型CPLD。

3 控制與接口部分——MCU

MCU負(fù)責(zé)非實(shí)時(shí)的運(yùn)算處理，數(shù)據(jù)采集，控制，及外部的通信接口實(shí)現(xiàn)。選用了SiliconLabs的8051內(nèi)核的EFM8系列單片機(jī)。對(duì)比了幾種適合工控和儀表常用的單片機(jī)，如microchip的PIC系列，TI的MSP430系列等，SiliconLabs的8051-EFM8系列單片機(jī)在同等的小封裝尺寸下，外設(shè)資源更豐富和強(qiáng)大，且端口配置更為靈活，非常適合本項(xiàng)目應(yīng)用。

圖1 CPLD程序頂層模塊圖

圖2 MCU項(xiàng)目工程文件樹形圖

4 最終結(jié)果

經(jīng)過精心的構(gòu)架與調(diào)試，本產(chǎn)品最終達(dá)到良好的效果，很好的滿足了客戶的上機(jī)使用。

[1] 趙聲衡.晶體振蕩器[M].北京：科學(xué)出版社，2008.

[2] EDA先鋒工作室.Altera FPGA/CPLD設(shè)計(jì)[M].北京：人民郵電出版社，2011.

[3] 馬忠梅.單片機(jī)的C語言應(yīng)用程序設(shè)計(jì)[M].北京：北京航空航天大學(xué)出版社，2007.