孫玉橋， 邱春玲， 楊 光， 李春生

(吉林大學(xué) 儀器科學(xué)與電氣工程學(xué)院，長春 130021)

0 引 言

飛行時(shí)間二次離子質(zhì)譜(TOF-SIMS)作為一種重要的分析方法，具有檢測靈敏度高、分析速度快、樣品消耗少等優(yōu)點(diǎn)。在TOF-SIMS儀器中，脈沖發(fā)生器(又稱同步機(jī))為一次離子光學(xué)系統(tǒng)、激光后電離模塊、二次離子提取系統(tǒng)、飛行時(shí)間質(zhì)量分析器、離子檢測器等提供精確的工作時(shí)序[1-2]，其延時(shí)精度需控制在ns時(shí)間范圍內(nèi)，否則難以達(dá)到TOF-SIMS高質(zhì)量分辨率的要求。脈沖發(fā)生器作為TOF-SIMS的關(guān)鍵測控部件之一，研制該部件對整機(jī)儀器國產(chǎn)化具有積極意義。

大范圍延時(shí)可調(diào)的脈沖發(fā)生器多采用FPGA加可編程延時(shí)芯片的設(shè)計(jì)方案[3-4]，利用FPGA內(nèi)計(jì)數(shù)器實(shí)現(xiàn)大范圍數(shù)字延時(shí)，可編程延時(shí)芯片(如AD9501)完成短時(shí)間的模擬延時(shí)?？删幊萄訒r(shí)器件精度較高、使用方便，但難以實(shí)現(xiàn)小于200 ps抖動(dòng)輸出。單獨(dú)采用FPGA也可實(shí)現(xiàn)脈沖延時(shí)功能，雖然輸出抖動(dòng)低，但時(shí)間分辨率取決于FPGA內(nèi)部時(shí)鐘周期，難以實(shí)現(xiàn)1 ns以下的延時(shí)分辨率。此外，F(xiàn)PGA加斜坡電路方案也被廣泛采用，其具有延時(shí)范圍廣、分辨率高的優(yōu)點(diǎn)。斜坡電路內(nèi)含恒流源[5]，但高精度的恒流源結(jié)構(gòu)復(fù)雜。

本文采用FPGA加斜坡電路的方案[6-9]，對斜坡電路進(jìn)行簡化——用高速三態(tài)門替代恒流源。相對于傳統(tǒng)斜坡電路和可編程延時(shí)器件，簡化后的電路延時(shí)輸出峰峰值抖動(dòng)(peak-to-peak jitter)更低。抖動(dòng)是影響TOF-SIMS分辨率的關(guān)鍵參數(shù)，更低的抖動(dòng)有助于提升TOF-SIMS分辨率。簡化后的斜坡電路會引入微小的延時(shí)誤差，但延時(shí)誤差對TOF-SIMS分辨率無影響。此外，整個(gè)裝置運(yùn)用了NIOS II軟核[10]，無需專門的單片機(jī)控制系統(tǒng)。

1 脈沖發(fā)生器原理

脈沖發(fā)生器由FPGA模塊、斜坡電路模塊、驅(qū)動(dòng)模塊、RS-232通信模塊等組成[11-13]。A、B、C、D通道輸出延時(shí)皆相對于T0通道。A、B、C、D各個(gè)通道原理相同，每個(gè)通道都包含一個(gè)數(shù)字延時(shí)電路、斜坡電路、脈寬與極性電路和輸出驅(qū)動(dòng)電路,其原理框圖如圖1所示。

圖1 電路設(shè)計(jì)原理框圖

100 MHz溫補(bǔ)晶振向FPGA提供周期為10 ns的穩(wěn)定時(shí)鐘。NIOS II軟核通過串口與PC機(jī)通信，從PC機(jī)獲取每個(gè)通道的延時(shí)時(shí)間、脈沖寬度、頻率等信息，之后分別將配置信息傳送至各個(gè)通道的數(shù)字延時(shí)電路和斜坡電路。數(shù)字延時(shí)電路開始工作，由其內(nèi)部計(jì)數(shù)器完成10 ns以上的大范圍延時(shí)(稱為“數(shù)字延時(shí)”)，計(jì)數(shù)結(jié)束立即開啟斜坡電路繼續(xù)完成10 ns以下的細(xì)延時(shí)(稱為“模擬延時(shí)”)?？偟难訒r(shí)完成后，斜坡電路向FPGA內(nèi)脈寬與極性電路發(fā)出啟動(dòng)信號，輸出的脈沖寬度與極性(正脈沖或負(fù)脈沖)皆由該模塊完成，之后由端口輸出同步脈沖。若延時(shí)時(shí)間小于90 ns直接由斜坡電路完成延時(shí)；若延時(shí)時(shí)間大于90 ns，則先由計(jì)數(shù)器完成10 ns以上的數(shù)字延時(shí)，之后開啟斜坡電路完成10 ns以下模擬延時(shí)。

1.1 FPGA模塊

FPGA型號為Altera EP4CE15F17C8N，設(shè)計(jì)資源豐富，價(jià)格低。模塊內(nèi)包含NIOS II軟核和邏輯電路。NIOS II是采用哈佛結(jié)構(gòu),具有32位指令集的嵌入式處理器，用戶可配置軟核運(yùn)行速度、RAM大小、IO數(shù)量等，具有靈活性和可裁減性。NIOS II軟核設(shè)定各通道延時(shí)時(shí)間、脈沖寬度與極性，整個(gè)脈沖發(fā)生器的參數(shù)配置與RS-232通信功能也由NIOS II完成。軟核的使用節(jié)省了一個(gè)單片機(jī)控制系統(tǒng)。圖2是由Quartues II配置生成的NIOS II軟核RTL視圖。

圖2 NIOS II軟核RTL視圖

邏輯電路配合100 MHz溫補(bǔ)晶振用計(jì)數(shù)器實(shí)現(xiàn)10 ns以上的數(shù)字延時(shí)，同時(shí)控制斜坡電路模塊的開啟與關(guān)閉，調(diào)節(jié)輸出脈沖寬度。邏輯電路采用狀態(tài)機(jī)結(jié)構(gòu)[14]，如圖3所示。狀態(tài)S1生成觸發(fā)頻率；狀態(tài)S2為模擬延時(shí)(開啟斜坡電路)；狀態(tài)S3為數(shù)字延時(shí)；狀態(tài)S4輸出延時(shí)脈沖并調(diào)節(jié)脈沖寬度與極性；狀態(tài)S5將已充電電容放電至0 V；狀態(tài)S6等待其他通道延時(shí)完成。

圖3 邏輯電路狀態(tài)機(jī)圖

1.2 斜坡電路模塊

斜坡電路模塊包含多個(gè)通道的斜坡電路，每個(gè)通道的原理相同,斜坡電路原理如圖4所示。傳統(tǒng)斜坡電路采用恒流源設(shè)計(jì)，但高精度恒流源結(jié)構(gòu)復(fù)雜、不易制作。本設(shè)計(jì)用高速三態(tài)門電路代替恒流源[15]，降低了輸出抖動(dòng)。三態(tài)門對電容充電,電容電壓與充電時(shí)間呈指數(shù)關(guān)系[16]，達(dá)到D/A所設(shè)置的電壓值時(shí)，比較器反轉(zhuǎn)，形成輸出信號。斜坡電路將時(shí)間量轉(zhuǎn)換成電壓量，調(diào)節(jié)D/A的值即可實(shí)現(xiàn)10 ns以下任意時(shí)間的延時(shí)。

圖4 斜坡電路原理圖

由于電路存在線路延遲，且線路延遲具體值未知，故需要將線路延遲折合到斜坡電路上，如圖5所示。OA段為折合到模擬延時(shí)上的路徑延時(shí)?；【€AB之間的電壓對應(yīng)10 ns的充電時(shí)間，為方便脈沖發(fā)生器精度校準(zhǔn)，用直線AB近似代替弧線AB進(jìn)行電壓與時(shí)間的換算，所以會引入原理誤差。電容充電函數(shù)為：

(1)

圖5 電容電壓變化圖

實(shí)際工程設(shè)計(jì)中選取A、B兩點(diǎn)橫坐標(biāo)XA=30 ns，XB=40 ns，由式(1)可得到A、B兩點(diǎn)縱坐標(biāo)YA=1.087 9，YB=1.364 1。直線AB公式：

U2=0.027 62t+0.259 3

(2)

當(dāng)D/A電壓一定時(shí)，由式(1)和(2)推得延時(shí)誤差為

(3)

1.09

當(dāng)U=1.228 5時(shí)，Δt最大為0.17 ns，即實(shí)際延時(shí)時(shí)間比設(shè)定的時(shí)間大0.17 ns(最大延時(shí)誤差為0.17 ns)。在本脈沖發(fā)生器中可以忽略延時(shí)誤差，因?yàn)檠訒r(shí)誤差與輸出抖動(dòng)沒有聯(lián)系，而輸出抖動(dòng)是本脈沖發(fā)生器最重要的參數(shù)，直接影響TOF-SIMS整機(jī)性能。

1.3 輸出驅(qū)動(dòng)模塊

輸出驅(qū)動(dòng)模塊由高速三態(tài)門組成，提供輸出信號的驅(qū)動(dòng)能力和極性選擇，輸出電壓5 V，輸出阻抗50 Ω。

2 參數(shù)測試

測試過程采用固偉4通道數(shù)字示波器，其具有500 MHz帶寬、5 GSa/s采樣率。分別將A、B、C通道延時(shí)設(shè)定為5、10、15 μs，如圖6所示。

圖6 實(shí)測波形圖

實(shí)測指標(biāo)如下：路與路之間的抖動(dòng)小于200 ps，上升沿小于3 ns，延時(shí)分辨率100 ps，延時(shí)范圍20 ns～0.4 s，輸出頻率范圍0.002～40 kHz。圖7為四通道脈沖發(fā)生器實(shí)物圖。

圖7 四通道脈沖發(fā)生器實(shí)物圖

3 鋯石譜峰測試

分別將BNC575(進(jìn)口脈沖發(fā)生器)與本脈沖發(fā)生器用在自制TOF-SIMS中，對所獲得鋯石譜峰寬度進(jìn)行試驗(yàn)對比，獲取表1所示數(shù)據(jù)。譜峰數(shù)據(jù)為多次疊加產(chǎn)生，延時(shí)抖動(dòng)越小，獲得的譜峰寬度越低，TOF-SIMS的質(zhì)量分辨率也越高。雖然采用本脈沖發(fā)生器，獲得譜峰寬度略大于采用BNC575，但影響非常小，基本可以忽略不計(jì)。將自制脈沖發(fā)生器安裝在TOF-SIMS儀器中，獲得鋯石譜峰如圖8所示。該譜峰與采用Berkeley公司BNC575所獲數(shù)據(jù)一致。

表1 應(yīng)用兩種脈沖發(fā)生器獲得譜圖峰寬對比

圖8 自制脈沖發(fā)生器應(yīng)用于TOF-SIMS-REE所得鋯石譜圖

4 結(jié) 語

本脈沖發(fā)生器專屬于TOF-SIMS，無冗余功能。其結(jié)構(gòu)簡單、成本低，長時(shí)間工作指標(biāo)穩(wěn)定。該裝置輸出抖動(dòng)實(shí)現(xiàn)亞納秒級，滿足多數(shù)同步控制領(lǐng)域?qū)鹊囊?。此外，NIOS II軟核配合FPGA邏輯電路應(yīng)用靈活，方便集成其它功能，延時(shí)通道數(shù)量也可以根據(jù)不同的應(yīng)用要求而增減。

參考文獻(xiàn)(References)：

[1] 王培智.TOF_SIMS光學(xué)成像系統(tǒng)研制及激光后電離技術(shù)研究 [D].長春：吉林大學(xué)，2016.

[2] 包澤民.TOF_SIMS二次離子檢測技術(shù)研究 [D].長春：吉林大學(xué)，2016.

[3] Song Y，Liang H，Zhou L，etal.Large dynamic range high resolution digital delay generator based on FPGA[J].International Conference on Electronics， 2011， 19(6)：2116-2118.

[4] Ansari M S，Singh Bhupinder，Navathe C P.A low jitter variable delay generator for regenerative amplifier in a table top terawatt femto second laser system[J].Indian Journal of Engineering & Materialsences，2006，13(4)：269-274.

[5] 丁 宇.激光誘導(dǎo)擊穿光譜儀器測控系統(tǒng)研制[D].長春：吉林大學(xué)，2015.

[6] 代 剛，高 平，郭玉山.納秒延時(shí)同步脈沖產(chǎn)生器的設(shè)計(jì)與實(shí)現(xiàn)[J].儀器儀表學(xué)報(bào)，2006，27(6)：999-1000.

[7] 張 榮，黃?，?，李春枝，等.基于NIOSII處理器的多通道ns級時(shí)序控制同步機(jī)設(shè)計(jì)[J].計(jì)算機(jī)測量與控制，2012，20(11)：2968-2971.

[8] 孫建東.基于現(xiàn)場可編程門陣列的數(shù)控延時(shí)器的設(shè)計(jì)[J].電子設(shè)計(jì)工程， 2006(9)：27-30.

[9] 劉進(jìn)元，歐陽嫻，劉百玉，等.多路激光裝置同步技術(shù)研究[J].強(qiáng)激光與離子束，2000，12(2)，189-190.

[10] Chu PongP(美).基于Nios II的嵌入式SoPC系統(tǒng)設(shè)計(jì)與Verilog開發(fā)實(shí)例[M].北京:電子工業(yè)出版社，2015:224-244.

[11] 李春生，楊 光，田 地，等.用于激光誘導(dǎo)擊穿光譜技術(shù)的小型同步機(jī)裝置：中國專利，ZL201310232326.2[P].2013-09-18.

[12] Ding Yu，Tian Di，Li Chunsheng，etal.Design and development of a miniature digital delay generator for laser-induced breakdown spectroscopy[J].Instrumentation Science & Technology,2015，43(1):115-124.

[13] 朱寅非，吳云峰,唐 斌.超高速數(shù)字分幅相機(jī)中快門控制電路設(shè)計(jì)[J].電子器件，2012,35 (5):611-614.

[14] 吳厚航.深入淺出玩轉(zhuǎn)FPGA[M].北京：北京航空航天大學(xué)出版社,2013:26-39.

[15] 邱春玲，孫玉橋，李春生，等.一種亞納秒級數(shù)字延時(shí)脈沖發(fā)生裝置：中國專利，ZL201621294178.2[P].2017-05-31.

[16] 邱關(guān)源.電路[M].4版.北京：高等教育出版社,1999:123-141.