顧 祥，陳 天，洪根深，趙文彬

（1.中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214035；2.華潤微電子有限公司，江蘇無錫 214061）

1 引言

當(dāng)工藝制程進(jìn)入深亞微米階段，短溝道效應(yīng)（SCE）引起的亞閾漏電使CMOS器件的關(guān)態(tài)特性變差、靜態(tài)功耗增大；在數(shù)字電路和存儲單元中，它還可能導(dǎo)致邏輯狀態(tài)絮亂。當(dāng)柵介質(zhì)層按等比例縮小，柵漏電壓VDG(VG=0，VD＜擊穿電壓)使NMOSFET柵覆蓋的漏區(qū)表面為深耗盡時(shí)，能帶發(fā)生彎曲使Si價(jià)帶電子通過帶-帶（B-B）遂穿進(jìn)入導(dǎo)帶，流向漏極，而產(chǎn)生的空穴絕大部分流向襯底，形成二次擊穿電流，即GIDL電流，如圖1所示，從而導(dǎo)致?lián)舸╇妷航档停刂範(fàn)顟B(tài)特性進(jìn)一步蛻變[1-3]。GIDL效應(yīng)是引起極小尺寸MOSFET亞閾漏電的關(guān)鍵因素[4,5]。

圖1 GIDL漏電流產(chǎn)生機(jī)制

超深亞微米器件為了抑制SCE效應(yīng)，改善器件的關(guān)態(tài)特性，基本采用帶有角度的Halo注入工藝，提高器件源漏結(jié)附近的溝道摻雜濃度，有效減弱了源漏向溝道區(qū)的耗盡[6-8]，但該工藝的引入使得源漏摻雜對GIDL的影響機(jī)制變得更加復(fù)雜。本文利用工藝實(shí)驗(yàn)和器件的二維模擬仿真，給出了Halo注入、LDD注入對NMOS器件GIDL效應(yīng)的影響，實(shí)驗(yàn)數(shù)據(jù)顯示了Halo注入工藝比其他工藝對GIDL效應(yīng)的影響更大，通過降低Halo注入可以有效改善GIDL效應(yīng)。

2 實(shí)驗(yàn)

本文基于0.13 μm 1.2 V/3.3 V邏輯工藝平臺，研究對象是1.2 V NMOS器件，多晶柵長0.13 μm，柵寬10 μm，柵氧厚度1.6 nm，主要工藝流程見圖2；對工藝過程中的Halo注入、LDD注入、源漏RTA退火進(jìn)行分片試驗(yàn)，分片條件見表1；試驗(yàn)后通過Vg-Id曲線、飽和電流以及漏電流的測試來評估不同工藝對GIDL效應(yīng)的影響。GIDL主要由柵覆蓋漏區(qū)表面發(fā)生耗盡時(shí)的能帶彎曲程度決定，短溝器件中溝道橫向電場和柵漏電勢差導(dǎo)致溝道區(qū)上方界面態(tài)的兩級隧穿，B-B隧穿機(jī)制決定的GIDL電流表示見式（1）和（2）：

其中A為比例系數(shù)，Ea為柵覆蓋的漏區(qū)表面電場，B的理論值為21.3 MV/cm，Ea=（Vdg-1.2）中常量1.2為保證B-B隧穿所需的表面勢，即能帶彎曲量。

圖2 1.2 V NMOS器件主要工藝流程

表1 工藝試驗(yàn)條件

當(dāng)Vdg較小時(shí)，由于漏區(qū)表面電場降低，能帶彎曲減小，電子準(zhǔn)費(fèi)米能級已處于禁帶中，B-B隧穿很難發(fā)生；只有在Vdg較大的情況下，B-B隧穿導(dǎo)致的GIDL漏電才會加劇，因此我們在測Vg-Id曲線時(shí)，必須將Vg掃到-0.5V，將不同工藝條件的GIDL情況明顯地反映出來。

3 結(jié)果與討論

3.1 Halo和LDD注入劑量對GIDL的影響

圖3顯示了不同Halo和LDD注入劑量下器件的Vg-Id曲線和Ioff相關(guān)性曲線。從實(shí)際測試結(jié)果可以看出，當(dāng)Halo注入劑量增加或LDD注入劑量減小時(shí)，器件的GIDL漏電增大，Ioff漏電也明顯增大。圖4則反映了不同飽和電流的器件漏電流隨著Halo注入劑量和LDD注入劑量變化的趨勢，飽和電流較小的器件，由于阱濃度相對較大，在Halo注入劑量較大或LDD注入劑量較小時(shí)，很多測試點(diǎn)的漏電流出現(xiàn)了明顯增大，另外，我們可以從圖3和圖4中發(fā)現(xiàn)，Halo注入對GIDL漏電的影響程度明顯比LDD注入大。

圖3 Halo/LDD注入對Vg-Id曲線的影響

圖4 Halo/LDD注入對Idsat&Ioff曲線的影響

我們采用Silvaco TCAD軟件對器件的電流密度及電場分布進(jìn)行了仿真，不同工藝條件的電流密度分布情況如圖5所示，電場分布情況如圖6所示。

圖5 不同Halo注入劑量下的電流密度分布圖

圖6 不同Halo注入劑量下的電場分布圖

從仿真結(jié)果可以看出，當(dāng)Halo注入劑量增加或LDD注入劑量減小時(shí)，器件漏區(qū)到襯底的漏電流明顯增加，漏襯PN結(jié)的峰值電場也明顯增大；器件Ioff的仿真值與實(shí)驗(yàn)結(jié)果基本一致，具體如圖7所示，相對較小的Halo注入或較大的LDD注入劑量，不容易發(fā)生表面反型，結(jié)的耐壓偏大。此外，LDD濃度越高，耗盡層越窄，使得能發(fā)生帶間隧穿的面積減小，因此GIDL漏電小。在漏極電壓為1.3 V的強(qiáng)電場下，不同LDD注入劑量下GIDL漏電流曲線有一個(gè)交點(diǎn)，這里進(jìn)一步說明了只有當(dāng)VDG大于某個(gè)電壓值時(shí)，LDD注入對器件的GIDL漏電才起到主導(dǎo)作用。

圖7 不同Halo/LDD注入劑量對應(yīng)的Ioff仿真值

3.2 RTA對GIDL的影響

圖8（左）顯示了不同RTA退火，器件的Vg-Id曲線和Ioff相關(guān)性曲線。從實(shí)際測試結(jié)果可以看出，當(dāng)RTA溫度降低時(shí)，器件的GIDL漏電增大，Ioff漏電也明顯增大。圖8（右）反映了不同飽和電流的器件漏電流隨著RTA退火溫度變化的趨勢，飽和電流較小的器件，由于阱濃度相對較大，在RTA退火溫度較低時(shí)，很多測試點(diǎn)的漏電流出現(xiàn)了明顯增大。

圖8 不同RTA溫度下的器件特性曲線

對工藝的RTA溫度進(jìn)行了模擬仿真，器件的Ioff仿真曲線如圖9所示，與實(shí)際的實(shí)驗(yàn)結(jié)果一致，器件的漏電隨著RTA的溫度升高而降低。當(dāng)RTA溫度升高時(shí)，雖然源漏PN結(jié)的位置會向溝道側(cè)延伸，使得柵下耗盡區(qū)的面積增大，更容易發(fā)生B-B隧穿，但是此時(shí)的PN結(jié)溝道側(cè)的濃度降低，使得表面垂直電場降低，使GIDL漏電降低，因此，基于當(dāng)前工藝條件，摻雜濃度降低對GIDL起了主導(dǎo)作用。

圖9 不同RTA溫度下的Ioff仿真值

3.3 小結(jié)

總結(jié)以上Halo注入工藝、LDD注入工藝、RTA退火溫度工藝對GIDL的影響，本質(zhì)上都是漏襯PN結(jié)的摻雜分布的變化，源漏摻雜濃度較低時(shí)，漏區(qū)耗盡區(qū)展寬，表面垂直電場降低，B-B隧穿強(qiáng)度降低；摻雜濃度提高，使表面能帶彎曲增大，表面電場增強(qiáng)，但表面耗盡區(qū)寬度變窄，發(fā)生B-B隧穿的有效區(qū)域較小，GIDL開始減??；另外，我們可以很明顯地看出Halo注入工藝對GIDL的影響程度明顯比其他工藝大，而RTA工藝對整個(gè)工藝平臺的影響較大，一般情況下不會輕易改變它，因此,降低Halo注入劑量是改善GIDL的最佳且可行的方案。

4 結(jié)論

本文詳細(xì)介紹了超深亞微米器件GIDL漏電的原理和產(chǎn)生機(jī)制，并對0.13 μm邏輯工藝中影響GIDL的關(guān)鍵工藝步驟進(jìn)行了工藝試驗(yàn)流片。試驗(yàn)結(jié)果顯示，通過降低Halo注入劑量、增大LDD注入劑量、提高RTA退火溫度都可以改善GIDL所產(chǎn)生的漏電，但最佳優(yōu)化方案是降低Halo注入劑量。

同時(shí)，對工藝器件進(jìn)行了模擬仿真，仿真結(jié)果與試驗(yàn)結(jié)果一致，并通過器件剖面的電流分布圖和電場分布圖，說明GIDL效應(yīng)的強(qiáng)弱，最后結(jié)合B-B隧穿的產(chǎn)生機(jī)制，解釋了不同工藝條件對GIDL的影響趨勢，并為GIDL的改善提出了建設(shè)性意見。

[1]J Chen,TY Chan.Subbreak-down drain leakage current in MOSFET’s[J].IEEE Electron Device Lett,1987,38:515.

[2]TY Chan,J Chen.The impact of gate-induced-drain-leakage on MOSFET scaling[J].IEDM Tech,1987,48:718.

[3]GQ Lo,DL Kwong.Hot-carrier-stress effects on gate induced drain leakage current in n-channel MOSFET’s[J].IEEE Electron Device Lett,1991,12(1):5.

[4]C Chang,J Lien.Corne-field induced drain leakage in thin oxide MOSFETs[J].IEDM Tech,1987,45:714.

[5]K Rais,F Balestra.Temperature dependence of gate induced drain leakage current in silicon CMOS devices[J].Electron,1994,30(1):324.

[6]Ws Feng,T Y chan.MOSFET drain breakdown voltage[J].IEEE Electron Device Lett,1986,36:449.

[7]T Y Chan,J Chen.The impact of gate-induced drain leakage current on MOSFET scaling[J].IEDM Tech,1987,49:718.

[8]T E Chang,CH Huang.Mechanism of interface trap-induced drain leakage current in OFF-state n-MOSFET’s[J].IEEE Trans.Electron Devices,1995,42:738.