唐升，王天翔，雷浩丹，侯榆青，呂亞林

（1.西北大學 信息科學與技術學院，西安 710127；2.濟南市計量檢定測試院，濟南 250002）

0 引言

準確測量兩個弦波信號之間的相位差在通信、電力、地質(zhì)勘探、故障診斷、航空航天等領域有著重要意義[1-4]。近年來，隨著電子計算機技術的不斷發(fā)展和相位差測量在不同應用領域技術需求的不斷增加，涌現(xiàn)出許多的相位差測量方法。根據(jù)不同的電路類型和結(jié)構，這些測量方法可以分為傳統(tǒng)模擬方法和數(shù)字方法。得益于微處理器與大規(guī)模集成電路的發(fā)展，數(shù)字化的測量方法表現(xiàn)出諸多優(yōu)點。例如，精度高、體積小、成本低、靈活性好等[5-8]。數(shù)字化測量方法的實現(xiàn)大多依賴于計算機、微處理器（MCU，microcontroller unit）或數(shù)字信號處理器（DSP，digital signal processor）平臺。目前擁有多核處理器的計算機平臺在實現(xiàn)大數(shù)據(jù)量算法的時候通常不會存在運算速度不足的問題，但是很難滿足測量系統(tǒng)的便攜性、小型化需求。體積相對較小的測量系統(tǒng)一般采用MCU或DSP來實現(xiàn)數(shù)據(jù)運算處理，它們的算法指令通常在芯片內(nèi)部被順序地執(zhí)行，隨之而來的速度瓶頸是不可避免的?，F(xiàn)代高速和大容量現(xiàn)場可編程門陣列FPGA（field programmable gate array）的出現(xiàn)和應用有望克服上述技術方案的缺點。本文提出了一種基于FPGA的數(shù)字相關法測量弦波信號相位差的技術方案，并針對技術方案中數(shù)據(jù)同步采集問題和利用硬件描述語言（Verilog HDL或Verilog）實現(xiàn)相關法的關鍵技術進行了討論分析，并給出了解決方案。

1 相關法測量弦波信號相位差的基本原理

與傳統(tǒng)的計數(shù)器測量不同，相關法測量相位差是一種以數(shù)字信號處理為核心的數(shù)字化測量技術。概括而言，該方法使用若干針對兩個待測弦波信號的采樣點來計算它們的互相關函數(shù)值和自相關函數(shù)值，并通過反余弦求解來完成兩個信號相位差的解算。

假設兩個待測弦波信號為正弦信號，分別表示為：

式（1）和（2）中，A和B分別表示兩個待測信號的幅度值。其中的分別表示疊加在兩個信號上的噪聲。jD是兩個待測信號之間存在的相位差值。

針對兩個待測弦波信號(x)t和(y)t在時間T內(nèi)進行相關處理，有：

式（3）中，T的取值一般為待測信號周期的整數(shù)倍。而且從式（3）可以看出，兩個待測弦波信號(x)t和(y)t的互相關函數(shù)值的大小主要取決于兩個信號之間的相位差jD和延遲量t的大小。當t→0的時候，互相關函數(shù)值的大小就主要由兩個信號之間的相位差Dj決定。通常情況下，弦波信號和隨機噪聲不相關，而且兩個隨機噪聲之間也可認為不相關。如果0t=，那么式（3）將簡化為：

式（5）中，k＝0，1，2，…。在兩個待測弦波信號(x)t和(y)t的相位差不大的情況下，k＝0。又因為兩個待測弦波信號(x)t和(y)t的幅度值與其自相關函數(shù)之間存在如下關系：

由式（8）可見，通過計算兩個弦波信號的互相關函數(shù)值和自相關函數(shù)值，并通過反余弦求解即可實現(xiàn)兩個信號相位差的解算。

2 相關法測量相位差的FPGA實現(xiàn)

利用MCU或DSP實現(xiàn)數(shù)字信號處理算法時，數(shù)據(jù)和指令必須在存儲器和運算器之間傳輸才能完成運算，它們的運算任務被分解成一系列依次執(zhí)行的“讀取-運算-儲存”過程，所以運算過程在本質(zhì)上是串行的，使得計算速度受到存儲器和運算器之間信息傳輸速度的限制。FPGA是一種新型的數(shù)字電路。傳統(tǒng)的數(shù)字電路芯片都具有固定的電路和功能，而FPGA可以直接下載用戶現(xiàn)場設計的數(shù)字電路。FPGA技術顛覆了數(shù)字電路傳統(tǒng)的“設計-流片-封裝”的工藝過程，直接在成品FPGA芯片上開發(fā)新的數(shù)字電路，擴大了專用數(shù)字電路的用戶范圍和應用領域。FPGA芯片中的每個邏輯門在每個時鐘周期都同時進行著某種邏輯運算，因此FPGA本質(zhì)上是一個超大規(guī)模的并行計算設備，非常適合用于開發(fā)并行高速計算應用。因此，本文以FPGA為運算核心，提出一種基于相關法的弦波信號相位差測量方案。設計方案的基本結(jié)構如圖1所示，包括了信號調(diào)理電路、數(shù)據(jù)同步采集電路、FPGA電路和串口電平轉(zhuǎn)換電路。

圖1 系統(tǒng)結(jié)構

2.1 數(shù)據(jù)的同步采集

如圖1所示的弦波信號相位差測量中，兩個待測信號首先經(jīng)過信號調(diào)理，然后進行數(shù)據(jù)的同步采集和處理。信號調(diào)理的作用是將待測信號進行適當轉(zhuǎn)換，使之滿足后級電路的輸入要求。數(shù)據(jù)同步采集電路的主要功能是將信號調(diào)理后的兩個弦波信號進行采樣，并將采樣數(shù)據(jù)通過數(shù)據(jù)總線傳送至FPGA進行數(shù)字信號處理，解算相位差。這種數(shù)字化測量模式要求對兩路弦波信號的每一次采樣嚴格在同一時刻完成。如圖2所示，其中TD為數(shù)據(jù)采樣間隔，Au為信號幅度，t為采樣時間。假設針對兩個弦波信號的采樣不在同一時刻，而是兩次采樣之間存在一個微小的時間差tD，那么計算兩個信號相位差jD時有：

式（9）中，rjD為兩個待測弦波信號之間的實際相位差，f為它們的頻率標稱值，2πftD為非同步采樣導致的測量誤差。

圖2 針對弦波信號的同步采樣與非同步采樣

因此電路設計中應選擇合理的AD轉(zhuǎn)換器，并嚴格控制對應兩個AD轉(zhuǎn)換器的采樣時序，以避免或盡量減小上述非同步采樣誤差。本文所提出的設計方案中使用16位AD芯片ADS8364實現(xiàn)同步采樣。如圖3所示，系統(tǒng)設計前端的信號調(diào)理電路基于TI公司的運算放大器芯片OPA4132設計，主要作用是對輸入的弦波信號進行等比例電平轉(zhuǎn)換，使之輸出的兩路差分信號符合ADS8364的輸入電壓范圍。兩路差分信號經(jīng)由兩組匹配電阻輸出至ADS8364的CHA0采樣通道和CHA1采樣通道。ADS8364的采樣參考電壓REFin由芯片內(nèi)部參考電壓REFout提供；同時REFout電壓經(jīng)過電容穩(wěn)壓濾波后輸出至信號調(diào)理電路作為差分電壓的參考。ADS8364的4條控制總線CLK，EOC，RD和HOLDA負責交互傳遞它與FPGA之間的邏輯控制指令，其中的HOLDA為采樣控制信號。由于電路設計中一個HOLDA信號同時控制CHA0和CHA1兩個采樣通道，那么可以認為ADS8364的非同步采樣誤差主要由器件本身的孔徑抖動決定?？讖蕉秳邮茿D轉(zhuǎn)換器內(nèi)部的采樣保持開關延遲不確定性造成的采樣信號相位誤差[9-10]。查閱芯片制造商的官方數(shù)據(jù)手冊可知ADS8364的孔徑抖動典型值是50 ps[11]。例如，數(shù)字化測量100 Hz弦波信號之間的相位差，由ADS8364的孔徑抖動導致的相位誤差約為1.8×10-6°，可以忽略不計。

圖3 數(shù)據(jù)同步采集電路

圖4 數(shù)據(jù)同步采集電路的時序邏輯

2.2 基于硬件描述語言的測量算法實現(xiàn)

雖然FPGA具有MCU和DSP不可比擬的高速并行處理優(yōu)勢，但是不可否認它在數(shù)值計算，尤其是有符號數(shù)的運算處理的靈活性表現(xiàn)稍遜。通常情況下，F(xiàn)PGA不能直接處理有符號數(shù)。因此在系統(tǒng)設計中，將兩路待測弦波信號的采樣數(shù)據(jù)同時疊加一個正向偏移量M。M的取值略大于待測信號的幅值，從而將整個相關法測量相位差的運算變?yōu)闊o符號運算，簡化FPGA利用硬件描述語言（Verilog HDL或Verilog）實現(xiàn)相關運算的復雜度。因此，兩路被測信號變?yōu)椋?/p>

相應地，兩待測弦波信號之間的自相關函數(shù)和互相關函數(shù)可表述為：

那么，兩待測弦波信號相位差的測算式可表述為：

同時，因為三角函數(shù)存在如下關系：

所以，相位差測算式也可表述為：

由式（17）可知，在偏移量M已知的前提下，只要利用采樣數(shù)據(jù)準確計算兩待測弦波信號的自相關值和互相關值，再進行反正切運算，即可推算出它們之間的相位差。由圖3可知，由OPA4132為核心構建的信號調(diào)理電路決定了本文測量方案的弦波信號電壓為±2.5 V，那么本系統(tǒng)方案中M的取值設定為2.5，即可滿足算法的無符號運算要求。

系統(tǒng)方案中的FPGA選用Altera公司的Cyclone EP1C12Q240I7N。FPGA的16條數(shù)據(jù)總線與同步采樣芯片ADS8364的16條數(shù)據(jù)總線相連，它的串行數(shù)據(jù)輸出DX_0連接至串行口驅(qū)動電路。同時，利用硬件描述語言在FPGA芯片內(nèi)部構建功能電路，如圖5所示，具體包括時序邏輯電路、數(shù)據(jù)預處理電路、相關器、加法器、根號器、反正切變換器等。其中反正切變換器設計實現(xiàn)相對復雜，是系統(tǒng)設計的核心。

圖5 硬件描述語言實現(xiàn)相關法測量相位差

本文反正切變換器設計中引入了坐標旋轉(zhuǎn)計算機（CORDIC，coordinate rotation digital computer）算法[12]。CORDIC算法實現(xiàn)反正切計算的基本思想是用一系列與運算基數(shù)相關的角度不斷逼近所需旋轉(zhuǎn)的角度，其本質(zhì)是一種數(shù)值逼近的方法，運算過程僅涉及到移位和加減法操作，因而適合FPGA的硬件描述語言實現(xiàn)[13-19]。

圖6 向量旋轉(zhuǎn)示意圖

可以將式（18）改寫為矩陣向量形式：

提出式（19）中的因數(shù)cosq，則變?yōu)椋?/p>

將式（20）中的cosq去除，可以得到：

式（21）是一個“偽旋轉(zhuǎn)”方程式，即相對于式（20）所示的向量旋轉(zhuǎn)而言，x，y的值增加至它們的倍，向量模值變大，但是其旋轉(zhuǎn)的角度是相同的。任意角度q的向量旋轉(zhuǎn)，可以通過一系列連續(xù)的小角度旋轉(zhuǎn)迭代來完成。假設第n次旋轉(zhuǎn)角度為nq，則有：

如果旋轉(zhuǎn)過程遵循如下法則：

在式（24）的基礎上再引入第3個方程（可稱之為角度累加器），用來在每次迭代時追蹤累加的旋轉(zhuǎn)角度：

那么整理式（24）和（25）得到CORDIC算法實現(xiàn)反正切的3個基本迭代方程：

工筆花鳥細化的形式美很大程度上取決于在線條上的運用，整齊劃一的線條需要扎實的功底，需要時間的打磨才能成就線條的力度美感，講究在器物的身上線條需要一氣呵成。

如果判決算子nd滿足下列條件：

基于式（26）所示的基本迭代方程，輸入迭代初始值0x，0y和00z= ，并通過迭代使那么綜合考慮運算復雜度和反正切計算精度，設計方案中迭代次數(shù)n＝17。此外，由反正切函數(shù)的基本性質(zhì)可知，在π/2±附近利用CORDIC算法實現(xiàn)反正切推算時，即便是耗費大量的FPGA資源也無法達到收斂的目的，這樣會導致在π/2±和π±附近的角度值無法正確解算。[0,π/4]對應的反正切值是[0,1]，在此范圍內(nèi)進行CORDIC基本運算，可以簡化FPGA中數(shù)據(jù)例化的復雜度，節(jié)約FPGA資源。而且，根據(jù)文獻[20]所闡述的CORDIC象限擴展處理方法，任意[0,2π]范圍內(nèi)的反正切計算可以轉(zhuǎn)換到[0,π/4]范圍內(nèi)進行計算，保證了角度值的計算收斂。因此，本文所提出的基于FPGA的相關法測量相位差技術方案初步將測量范圍限定在[0,π/4]，即0~45°范圍之內(nèi)。

3 實驗

根據(jù)本文所提出的基于FPGA的相關法測量相位差技術方案，研制出的原理樣機實物如圖7所示，電路板尺寸為10.0 cm×8.8 cm。原理樣機上電工作時，每秒輸出一個測量結(jié)果。為了測試本文設計方案的有效性，搭建了原理樣機測試平臺如圖8所示。以GPS時間頻率參考接收機Agilent/HP 58503輸出的10 MHz作為雙通道函數(shù)信號發(fā)生器SDG5162的外標，然后設置SDG5162輸出兩路存在某個特定相位差值的100 Hz的正弦波作為測量對象。兩路正弦波幅度不要求嚴格相等，但要求不能超過±2.5 V輸入電壓范圍。本實驗中兩路正弦波的幅度值皆設定為2 V。使用FPGA調(diào)試軟件SignalTap II可以觀察原理樣機實時測量結(jié)果（如圖9所示），或者在計算機上安裝串口調(diào)試工具用于接收和查看測量結(jié)果。

圖7 原理樣機實物

圖8 原理樣機測試平臺

圖9 使用Signal Tap II觀察測量結(jié)果

考慮到函數(shù)信號發(fā)生器SDG5162兩個輸出通道存在差異，實驗過程中同時使用Pendulum公司的時間間隔測試儀CNT-81（相位差測量分辨率為0.001°）測量雙通道輸出信號的相位差，并以CNT-81的測量結(jié)果作為SDG5162雙通道輸出的實際相位偏差。實驗測試結(jié)果如表1所示，其中Djset為SDG5162輸出兩路弦波信號設定的相位差值，Djreal為CNT-81測得的實際相位偏差。Djm為系統(tǒng)測量值，Erela為測量相對誤差。可見針對100 Hz的低頻弦波信號，在0~45°范圍之內(nèi)原理樣機測量相對誤差不大于1.4%。

表1 原理樣機測試結(jié)果

4 結(jié)語

為了實現(xiàn)弦波信號相位差的快速、準確地測量，本文提出一種基于FPGA的相關法技術方案。利用同步采樣技術，將待測兩路弦波信號轉(zhuǎn)化為數(shù)字量，然后送至FPGA實施相關分析、反正切變換等不同形式的信號處理，完成相位差的測算。FPGA實現(xiàn)信號處理依賴于硬件描述語言在芯片內(nèi)部構件并行處理的邏輯電路，在實現(xiàn)較好的測量精度的前提下滿足了系統(tǒng)測量的實時性要求。實驗結(jié)果表明，原理樣機每秒輸出一個測量結(jié)果，針對100 Hz的低頻弦波信號，在0~45°的測量范圍之內(nèi)，測量相對誤差小于1.4%。同時，該測量方案具備了體積小、便攜性好的特征，原理樣機電路板尺寸僅為10.0 cm×8.8 cm。整體設計方案，有望為相位差測量領域提供技術參考。

參考文獻：

[1] BERTOTTI F L,HARA M S,ABATTI P J.A simple method to measure phase difference between sinusoidal signals[J].Review of ScientificInstruments,2010,81(11),115106:1-4.

[2] 楊俊,武奇生,孫宏琦.基于相關法的相位差檢測方法在科氏質(zhì)量流量計中的應用研究[J].傳感技術學報,2007,20(1):138-145.

[3] 劉婭,李孝輝,王國永,等.一種頻標信號數(shù)字化測量儀器的研制[J].時間頻率學報,2015,39(2):73-81.

[4] VUCJIJAK N M,SARANOVAC L V.A simple algorithm for the estimation of phase difference between two sinusoidal voltages[J].IEEE Transactions on Instrumentation and Measurement,2010,59(12):3152-3158.

[5] 沈廷鰲,涂亞慶,李明,等.基于相關原理的相位差測量改進算法及應用[J].振動與沖擊,2014,33(21):177-182.

[6] KIM D H,AHN B J.Phase measurement and error analysis in the arc-tangent method using a novel phase-compensating algorithm[J].Measurement Science and Technology,2013,24(10),105009:1-7.

[7] KOKUYAMA W,NOZATO H,OHTA A,et al.Simple digital phase-measuring algorithm for low-noise heterodyne interferometry[J].Measurement Science and Technology,2013,27(8),085001:1-8.

[8] KAWAGOE J,KAWASAKI T.A new precision digital phase meter and its simple calibration method[J].IEEE Transactions on Instrumentation and Measurement,2010,59(2):396-403.

[9] 曹鵬,費元春.孔徑抖動對中頻采樣系統(tǒng)信噪比影響的研究[J].電子學報,2004,32(3):381-383.

[10] 陳寧,費元春.高速數(shù)據(jù)采集系統(tǒng)中的孔徑抖動[J].北京理工大學學報,2003,23(2):234-237.

[11] Texas Instruments.Analog-to-Digital Converters ADS8364(Literature Number:SBAS219C)[Z].USA:Texas Instruments,2006.

[12] VOLDER J E.The CORDIC trigonometric computing technique[J].IRE Transactions on Electronics Computers,1959,8(3):330-334.

[13] WALTHER J S.A unified algorithm for elementary functions[J].Spring Joint Computer Conference Proceedings,1971,38:379-385.

[14] 劉小會,許蕾,劉海穎,等.基于CORDIC改進算法的反正切函數(shù)在FPGA中的實現(xiàn)[J].計算機技術與發(fā)展,2013,23(11):103-107.

[15]張建斌,梁芳,劉乃安.一種改進型CORDIC算法的FPGA實現(xiàn)[J].微電子學與計算機,2010,27(11):181-184.

[16]張朝柱,韓吉南,燕慧智.高速高精度固定角度旋轉(zhuǎn)CORDIC算法的設計與實現(xiàn)[J].電子學報,2016,44(2):485-490.

[17] BHURIA S,MURALIDHAR.FPGA implementation of sine and cosine value generators using cordic algorithm for satellite attitude determination and calculators[C]//Proceeding of International Conference on Power,Control and Embedded Systems(Embedded Systems II),2010,177:1-5.

[18] SHANMUGA K M,MOHAMED A BM,NOOR M S.High precisionand high speed handheld scientific calculator design using hardware based CORDIC algorithm[C]//Proceeding of International Conference on Design and Manufacturing,2013:56-64.

[19] TIWARI V,KHARE N.Hardware implementation of neural network with sigmoidal activation functions using CORDIC,Microprocessors and Microsystems[J].2015,39(6):373-381.

[20] 宋曉梅,朱輝,王文靜.基于CORDIC的旋轉(zhuǎn)變壓器解碼算法研究[J].電子測量技術,2010,33(6):39-43.