李敬國,卓 毅

(華北光電技術(shù)研究所,北京 100015)

1 引 言

隨著紅外探測器及集成電路技術(shù)的發(fā)展,作為紅外探測器組件核心部件的讀出電路正朝著第三代焦平面讀出電路的方向發(fā)展,其主要特點(diǎn)是大面陣、小間距、高幀頻、數(shù)字化、大電荷處理能力等。焦平面讀出電路信號處理技術(shù)在提高了組件小型化、智能化水平的同時(shí),大大提高了組件的動(dòng)態(tài)范圍和信噪比,提高了系統(tǒng)的靈敏度。

2 讀出電路關(guān)鍵性能指標(biāo)

讀出電路的典型工作原理如圖1所示,其主要功能是對紅外探測器的電流信號進(jìn)行積分,電荷電壓轉(zhuǎn)換、放大,最后經(jīng)過時(shí)序選通緩沖放大器輸出。

讀出電路一般通過銦柱倒裝互連的形式與紅外探測器連接,封裝在真空杜瓦適配制冷機(jī),形成了紅外探測器組件。表征其圖像質(zhì)量的兩個(gè)關(guān)鍵性能指標(biāo)分別為動(dòng)態(tài)范圍與信噪比。

圖1 讀出電路工作原理圖Fig.1 Readout circuit schematic

動(dòng)態(tài)范圍定義為最大的非飽和信號與無光輸入條件下組件噪聲之比,參見公式(1),動(dòng)態(tài)范圍大的組件通常會(huì)產(chǎn)生高的圖像質(zhì)量[1]。

(1)

(2)

雖然,平均噪聲功率會(huì)隨著光信號iph增加而增加,SNR還是會(huì)單調(diào)增加；剛開始,讀出電路噪聲占主導(dǎo)時(shí),SNR以20 dBs/dec斜率增加；最終,散粒噪聲占主導(dǎo)時(shí),SNR以10 dBs/dec斜率增加。

組件的動(dòng)態(tài)范圍、信噪比與紅外探測器暗電流水平、讀出電路的電荷處理能力、讀出電路噪聲水平直接相關(guān)。對于低背景、弱目標(biāo)應(yīng)用而言,讀出電路噪聲水平至關(guān)重要,其噪聲水平由讀出電路輸入級噪聲水平?jīng)Q定。

3 讀出電路輸入級技術(shù)

根據(jù)應(yīng)用背景不同,通常會(huì)選用不同的輸入級結(jié)構(gòu),讀出電路的輸入級結(jié)構(gòu)主要有源隨結(jié)構(gòu)、直接注入結(jié)構(gòu)、CTIA結(jié)構(gòu)。圖2為源隨輸入級結(jié)構(gòu)[2]。

圖2 源級跟隨器輸入級原理Fig.2 Source Follower input stage schematic

源隨輸入級結(jié)構(gòu)的主要特點(diǎn)是光電二極管復(fù)位后,光電流直接在輸入節(jié)點(diǎn)電容上進(jìn)行積分,積分節(jié)點(diǎn)電壓通過開關(guān)源隨結(jié)構(gòu)讀出,通常情況下,每列源隨結(jié)構(gòu)公用一組電流源。由于輸入節(jié)點(diǎn)電容主要是由光電二極管節(jié)電容組成,節(jié)點(diǎn)電容會(huì)隨著積分節(jié)點(diǎn)電壓而變化,因此源隨輸入級結(jié)構(gòu)的主要缺點(diǎn)是先天存在非線性特征,同時(shí)二極管偏壓的不恒定導(dǎo)致像素之間電容效應(yīng)。另外,由于未與讀出電路去耦,二極管偏置電壓會(huì)受到讀出電路各種電效應(yīng)的影響,比如電耦合、電荷注入。

源隨輸入級結(jié)構(gòu)除了復(fù)位噪聲,源隨MOS管是唯一的像素噪聲來源,其輸出噪聲為熱噪聲,其值參見公式(3),在大規(guī)格陣列中,由于其負(fù)載電容比較大,源隨結(jié)構(gòu)的噪聲電子會(huì)非常低。

(3)

與源隨結(jié)構(gòu)相比,直接注入輸入級結(jié)構(gòu)主要特點(diǎn)是其積分電容可以獨(dú)立設(shè)計(jì),因此其具有獨(dú)立的電容電壓轉(zhuǎn)換因子。對同樣的讀出電路鏈路噪聲,直接注入結(jié)構(gòu)可以提供更好的噪聲性能,其主要缺點(diǎn)是電流注入效率取決于由光電流決定的MOS管的跨導(dǎo),參見公式(4)～(6),輸入電流超低的情況下,采用直接輸入級結(jié)構(gòu)要求非常高的動(dòng)態(tài)阻抗,但同時(shí)會(huì)導(dǎo)致比較低的截止頻率,從而給積分時(shí)間設(shè)定了下限。動(dòng)態(tài)阻抗在1014Ω,至少需要1 fA的電流才能取得比較好的注入效率。

(4)

(5)

(6)

圖3 直接注入輸入級原理Fig.3 Direct Injection input stage schematic

與DI注入結(jié)構(gòu)相似,CTIA輸入級結(jié)構(gòu)同樣可以調(diào)節(jié)電荷電壓轉(zhuǎn)換因子,提供精確的低阻光電二極管的偏置,但不會(huì)存在注入效率的問題。CTIA輸入級結(jié)構(gòu)受面積約束比較強(qiáng),因此放大器的低頻噪聲是噪聲的主要貢獻(xiàn)者；采用CDS相關(guān)雙采樣技術(shù)可以消除大量的復(fù)位噪聲,達(dá)到降噪目的,但積分時(shí)間會(huì)決定最終的噪聲水平,因?yàn)榉e分時(shí)間會(huì)改變CDS濾波器的譜響應(yīng)。積分節(jié)點(diǎn)之后的讀出鏈路(像素級的源隨放大器、輸出緩沖器)會(huì)產(chǎn)生一個(gè)恒定的電壓噪聲,其值主要取決于鏈路帶寬和功耗限制。當(dāng)CTIA反饋電容足夠小,高轉(zhuǎn)換增益產(chǎn)生高的信噪比會(huì)彌補(bǔ)像素運(yùn)放產(chǎn)生的額外噪聲。其噪聲傳輸函數(shù)參見公式(7)[3]。

(8)

圖4 CTIA輸入級原理Fig.4 CTIA input stage schematic

圖5為采用CDS相關(guān)雙采樣后,CTIA噪聲與積分電容、積分時(shí)間、讀出電路鏈路噪聲仿真圖。當(dāng)幀頻很低時(shí),讀出電路鏈路帶寬很小,噪聲水平比較低,通常在100 μV以下；但是,由于積分時(shí)間很長,經(jīng)過CDS以后,運(yùn)算放大器的閃爍噪聲仍然比較明顯,CTIA噪聲水平比較高。另外,參考電壓和電源電壓的低頻噪聲會(huì)進(jìn)一步抬高CTIA的噪聲的水平[3]。

圖5 CDS后的CTIA噪聲、積分電容、積分時(shí)間關(guān)系Fig.5 The relationship of CTIA noise,integration capacitor,integration time

4 讀出電路低噪聲設(shè)計(jì)技術(shù)

當(dāng)紅外探測器組件應(yīng)用環(huán)境為低背景、弱目標(biāo)時(shí),由于CTIA輸入級結(jié)構(gòu)注入效率很高,通常會(huì)被采用,CTIA結(jié)構(gòu)的KTC噪聲對成像質(zhì)量影響較大,其主要與CTIA的反饋電容和輸入電容相關(guān),當(dāng)CTIA輸入級結(jié)構(gòu)增益比較高時(shí),復(fù)位輸入?yún)⒖荚肼暱梢赃_(dá)到幾百個(gè)電子,消除KTC噪聲對低噪聲成像應(yīng)用至關(guān)重要,消除KTC噪聲的主要方法是采用相關(guān)雙采樣。相關(guān)雙采樣一方面可以通過列級后續(xù)相關(guān)雙采樣實(shí)現(xiàn),圖6(a)為滾動(dòng)模式下的CDS電路結(jié)構(gòu),在滾動(dòng)積分模式下,Cint是信號電荷積分電容,Cs是像素內(nèi)復(fù)位信號采樣電容。讀出階段分為兩部分,首先對存儲(chǔ)在Cs上的復(fù)位信號進(jìn)行采樣,然后時(shí)鐘信號psc變?yōu)楦唠娖?對積分信號進(jìn)行采用讀出,時(shí)序見圖6(b)所示。兩次采樣差值就是消除復(fù)位低頻噪聲后的信號。

列級后續(xù)相關(guān)雙采樣主要局限：由于要進(jìn)行連續(xù)的兩次操作,讀出電路的帶寬翻倍,影響整個(gè)系統(tǒng)的功耗；另外晶體管漏電在兩幀讀出方式相關(guān)雙采樣模式下會(huì)通過噪聲引起誤差。

圖6 滾動(dòng)積分相關(guān)雙采樣時(shí)序Fig.6 CDS timuy in rolling mocle integration

另外一種相關(guān)雙采樣模式為像素級相關(guān)雙采樣[4],如圖7所示。其原理主要是將積分節(jié)點(diǎn)通過交流耦合至干凈的參考電壓V_CLAMP,像素里的交流耦合抑制了復(fù)位的不確定性。由于復(fù)位開關(guān)執(zhí)行復(fù)位時(shí),會(huì)引起運(yùn)算放大器干擾；為了減小干擾,在積分電壓允許交流耦合到相關(guān)雙采樣左側(cè)之前,利用系統(tǒng)容許足夠時(shí)間讓復(fù)位干擾瞬態(tài)建立,采樣鉗位開關(guān)Clamp斷開時(shí)間要比CTIA復(fù)位開關(guān)RST斷開時(shí)間延遲10 ～100 ns。一旦采樣的鉗位開關(guān)斷開,復(fù)位電平就存儲(chǔ)在相關(guān)雙采樣電容上,然后,采樣電容的左側(cè)開始跟隨積分電荷,最終形成純的像素輸出信號。

圖7 像素級相關(guān)雙采樣Fig.7 Pixel level CDS

5 大電荷處理能力設(shè)計(jì)技術(shù)

傳統(tǒng)的模擬讀出電路一般采用積分電容進(jìn)行紅外探測器光電流信號的搜集,最大的電荷處理能力等于總的積分電容與積分電容上最大電壓之積,由于受到工藝技術(shù)的限制,即：工藝電壓與電容密度,通常模擬讀出讀出電路的的最大電荷處理能力只能達(dá)到30Me左右,限制了紅外探測器的最小溫度分辨率。讀出電路像素單元的電荷處理能力決定了焦平面芯片的最大靈敏度。

假設(shè)讀出電路是理想電路,紅外探測器組件的總噪聲來自于信號光電流內(nèi)在的統(tǒng)計(jì)波動(dòng),即散粒噪聲受限探測,最大信噪比為：

(9)

為了突破傳統(tǒng)模擬集成電路電荷處理能力的限制,世界許多研究機(jī)構(gòu)開發(fā)出了像素級電荷包計(jì)數(shù)技術(shù)以提高讀出電路的電荷處理能力。

像素級電荷包計(jì)數(shù)計(jì)數(shù)原理框圖如圖8所示。它是將探測器的光電流信號轉(zhuǎn)換為與之成正比的脈沖信號,對脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù),通過計(jì)數(shù)器輸出的數(shù)字碼來反映探測器光電流的大小。像素單元電路主要由探測器、內(nèi)部積分電容Cint、比較器、復(fù)位電路、反饋電路和計(jì)數(shù)器、移位寄存器等組成[5]。

其工作原理是當(dāng)光照射到探測器時(shí),產(chǎn)生的光電流給探測器的電容放電,導(dǎo)致了Vint電位的下降,Vint和Vref通過比較器進(jìn)行比較,Vref由片上的DAC或者由分壓電路產(chǎn)生。當(dāng)Vint電位低于Vref時(shí),比較器輸出為高電平,經(jīng)反饋電路反饋到復(fù)位電路,使Vint的電位復(fù)位到初始電平。

圖8 像素級ADC原理Fig.8 Pixel level ADC schematic

根據(jù)電荷守恒定律,采用像素級電荷計(jì)數(shù)包方式,可以實(shí)現(xiàn)最大電荷處理能力如公式(10)。

Qmax=Iph×Tint=2N×Cint×(VR-VREF)

(10)

其中,VR為復(fù)位電平；N為計(jì)數(shù)器的位數(shù)。

與傳統(tǒng)的模擬讀出電路電荷處理能力相比,采用像素級電荷計(jì)數(shù)包的方式,讀出電路的電荷處理能力可以提高10倍,信噪比可以提高2.5倍以上[6]。

6 結(jié) 論

通過深入分析與紅外探測器組件成像質(zhì)量密切相關(guān)的關(guān)鍵指標(biāo)動(dòng)態(tài)范圍和信噪比的影響因素以及讀出電路輸入級結(jié)構(gòu)特點(diǎn),總結(jié)了讀出電路輸入級的選擇方法、讀出電路的低噪聲相關(guān)雙采樣以及大電荷處理能力設(shè)計(jì)技術(shù)。在實(shí)際應(yīng)用中,如果背景、目標(biāo)信號非常弱小,讀出電路噪聲占比較大,紅外探測器組件工作在非背景限條件下,要重點(diǎn)進(jìn)行低噪聲讀出電路設(shè)計(jì)；如果背景、目標(biāo)信號比較強(qiáng),紅外探測器組件工作在背景限條件下,要重點(diǎn)進(jìn)行讀出電路大電荷處理能力的設(shè)計(jì)、降低暗電流以提高組件的動(dòng)態(tài)范圍與靈敏度。

參考文獻(xiàn)：

[1] LI Jing guo.Noise analysis and study of ROIC for infrared focal plane array[J].Laser & Infrared,2010,40(5):542-545.(in Chinese)

李敬國.紅外焦平面讀出集成電路噪聲分析研究[J].激光與紅外,2010,40(5):542-545.(in Chinese)

[2] Bruno FIEQUE,etc.Infrared ROIC for very low flux and very low noiseapplications.Proc.SPIE 8176,Sensors Systems and Next-Generation Satellites XV,October,2011.

[3] F Guellec,etc.Roic development at cea for swir detectors:pixel circuit architecture and trade-offs[J].International Conference on Space Optics,Tenerife,Canary Islands,Spain,October 2014.

[4] S Kleinfelder,Y Chen,K Kwiatkowski.High-speed CMOS image sensor circuits with insitu frame storage[J].Nuclear Science,IEEE Transactions on,2004，51：1648-1656.

[5] Matthew G Brown,Justin Baker,Curtis Colonero,et al.Digital-pixel focal plane array development[J].Proc.SPIE 7608,Quantum Sensing and Nanophotonic Devices VII,2010,760281-1-1：10.

[6] Kenneth I Schultz,Michael W Kelly,etc.Digital-pixel focal plane array technology.[J].Lincoln Laboratory Journal,2014，20(2)：36-51.