鄭展

摘要：《Verilog》是高職電子信息專業(yè)一門重要的專業(yè)課程，如何上好這門課是高職電子信息類專業(yè)教師所要研究的一個(gè)重要課題。本文從《Verilog》課程質(zhì)量標(biāo)準(zhǔn)設(shè)計(jì)的角度，探討了課程教學(xué)中的一些問題，并提供了若干教學(xué)實(shí)施中的小項(xiàng)目，與各位高職電子類專業(yè)同仁共勉。

關(guān)鍵詞：Verilog；電子信息；課程質(zhì)量標(biāo)準(zhǔn)

一、課程設(shè)計(jì)思路

1.開設(shè)依據(jù)

本課程的開設(shè)是建立在電子信息企業(yè)硬件工程師一職的崗位需求上的。當(dāng)前各電子信息企業(yè)在硬件工程師職位招聘上一般都明確指出求職者必須具備硬件語言與程序設(shè)計(jì)的能力。

2.內(nèi)容選擇標(biāo)準(zhǔn)

本課程在內(nèi)容選擇上的唯一標(biāo)準(zhǔn)就是：企業(yè)當(dāng)前用到什么，我們就講什么。

3.內(nèi)容載體設(shè)計(jì)思路

通過一個(gè)個(gè)小項(xiàng)目和小任務(wù)把教學(xué)內(nèi)容貫穿其中。

4.教學(xué)模式

理論+實(shí)踐的模式，教、學(xué)、做一體化的模式。

二、課程內(nèi)容與教學(xué)要求

1.課時(shí)分配表

2.項(xiàng)目設(shè)計(jì)（僅舉一例）

3.教學(xué)方法建議

綜合考慮教學(xué)效果和教學(xué)可操作性等因素，本課程選用項(xiàng)目化教學(xué)法。

項(xiàng)目化教學(xué)法是：以講授法、分組討論法、啟發(fā)引導(dǎo)、任務(wù)分化等基本的傳統(tǒng)教學(xué)方法為基礎(chǔ)，結(jié)合現(xiàn)代最流行的基于工作過程的項(xiàng)目化教學(xué)，將教學(xué)內(nèi)容分化于各個(gè)項(xiàng)目，但又不會(huì)打碎內(nèi)容之間的相互關(guān)聯(lián)。傳統(tǒng)結(jié)合現(xiàn)代，理論聯(lián)系實(shí)際，類似于中西醫(yī)結(jié)合，療效甚佳。

4.課程考核評(píng)價(jià)（僅以第一個(gè)項(xiàng)目為例）

三、結(jié)語

本文從課程內(nèi)容的設(shè)計(jì)、教學(xué)項(xiàng)目的選用、課程考核體系的建立、教學(xué)方法的建議等四個(gè)方面簡單探討了《Verilog》這門課在高職教學(xué)實(shí)施中的一個(gè)思路，不足之處難免，期待與各位專業(yè)同仁共同完善進(jìn)步。

參考文獻(xiàn)：

[1]Verilog語言第2版》王靜霞主編、電子工業(yè)出版社、2014年7月第二版

[2]《EDA技術(shù)與VerilogHDL設(shè)計(jì)》王金明主編、電子工業(yè)出版社、2013年7月第一版