楊建生

(天水華天科技股份有限公司，甘肅天水741000)

隨著便攜式電子、航空和軍用電子應(yīng)用等電子系統(tǒng)復(fù)雜性的增加，對(duì)低功率、質(zhì)量小和緊密封裝技術(shù)的要求更多。為了滿足這些要求，克服二維（2D）封裝局限的3D封裝技術(shù)越來(lái)越多地得到應(yīng)用。在緊密度方面有了引人注目的進(jìn)展，整個(gè)互連長(zhǎng)度更低，寄生特性更低，因而降低了系統(tǒng)功耗。對(duì)于硅片封裝效率而言（芯片面積對(duì)封裝面積的比率），從目前MCM封裝可得到的硅片效率為20%～90%。然而，與其他2D封裝技術(shù)相比，3D技術(shù)可提供100%的硅片封裝效率。盡管3D封裝技術(shù)能夠提供可觀的優(yōu)點(diǎn)，但是對(duì)此技術(shù)更進(jìn)一步的推廣應(yīng)用而言，仍存在一些不足。3D封裝技術(shù)的主要不足在于其工藝復(fù)雜性和高封裝成本。

按照堆疊類(lèi)型，有3傳統(tǒng)的3D封裝技術(shù)，即封裝堆疊、模塊堆疊和裸芯片堆疊。3種封裝技術(shù)中，裸芯片堆疊封裝技術(shù)在緊密性、集成密度和電性能方面是最先進(jìn)的類(lèi)型。這些技術(shù)間主要的差別出現(xiàn)在側(cè)墻絕緣和互連方法，以及在堆疊式封裝的側(cè)墻處對(duì)功率、接地和信號(hào)路徑的要求。為了側(cè)墻絕緣，裸芯片堆疊技術(shù)后，IBM公司的側(cè)墻互連技術(shù)要求硅片蝕刻技術(shù)，聚合物介質(zhì)注入以及側(cè)墻減薄技術(shù)。相反，其他公司在裸芯片堆疊技術(shù)后，采用導(dǎo)電膠技術(shù)在側(cè)墻處進(jìn)行裸芯片堆疊技術(shù)互連I/O。在封裝密度、芯片對(duì)晶圓的效率以及工藝的復(fù)雜性方面，每種技術(shù)都有其自身的局限。

因此，與傳統(tǒng)的3D裸芯片堆疊封裝技術(shù)相比，存在更簡(jiǎn)單、更節(jié)約成本的3D封裝技術(shù)的需求。本文中將論述新研發(fā)的3D存儲(chǔ)芯片堆疊技術(shù)設(shè)計(jì)、材料體系和工藝流程，并評(píng)定其封裝可靠性。

1 制造過(guò)程

制造過(guò)程開(kāi)始于包含約10個(gè)芯片的晶圓分段的側(cè)墻絕緣。最初位于存儲(chǔ)芯片中線的I/O焊盤(pán)被再分配到側(cè)墻絕緣層，把I/O再分配芯片堆疊到一起，接著在堆疊式模塊的聚合物絕緣側(cè)墻處進(jìn)行互連，最后為下一級(jí)組裝把焊球粘附到側(cè)墻金屬焊盤(pán)上。

3D封裝制造選擇的材料系統(tǒng)為525 μm厚的硅片，25 μm厚的聚酰亞胺膜，作為芯片鈍化層。熱塑性膠粘劑，為了方便稱為T(mén)PA-1，作為膠粘劑被涂覆于聚酰亞胺膜上。也選擇另一熱塑性膠粘劑為側(cè)墻絕緣層，稱為T(mén)PA-2。其他熱塑性膠粘劑，TPA-3用于堆疊芯片。Al和Ti/Cu金屬化化合物依次作為I/O再分布和側(cè)墻互連的導(dǎo)線。

1.1 側(cè)墻絕緣

新的3D封裝技術(shù)的獨(dú)特特點(diǎn)是在I/O再分布前，完成側(cè)墻絕緣。此工藝過(guò)程形成了改進(jìn)的制造效率，并簡(jiǎn)化了加工步驟。作為側(cè)墻絕緣的第一步，就是把完全處理的晶圓切割成幾個(gè)晶圓片段，包含一排或兩排芯片。晶圓分割片段后，把與晶圓一樣厚的TPA2條帶輪流置于涂覆了聚酰亞胺膜的TPA1上，又一涂覆了聚酰亞胺膜的TPA1被置于晶圓片段上，TPA2條為顛倒方式。為了回流TPA1和TPA2，施加熱和壓力。當(dāng)樣品被冷卻，TPA1和TPA2被固化，提供與晶圓片段的強(qiáng)粘附，原因在于它們是熱塑性聚合物。圖1采用光學(xué)顯微鏡依次示出了側(cè)墻絕緣晶圓片段的俯視圖和剖面圖。

圖1 側(cè)墻絕緣晶圓片段的俯視圖和剖面圖

1.2 I/O再分布

側(cè)墻絕緣層形成后完成I/O再分布。擁有中央I/O焊盤(pán)的典型存儲(chǔ)芯片不能被直接用于裸芯片堆疊封裝制造，因?yàn)槎询B式芯片間的電互連應(yīng)該在堆疊結(jié)構(gòu)的側(cè)墻處完成。因此，要求在芯片堆疊技術(shù)工藝之前完成對(duì)側(cè)墻的I/O再分布。I/O再分布包括通路口、金屬化和圖案形成。通路開(kāi)口于初始I/O焊盤(pán)上，是使用O2或O2/CF4氣體混合反應(yīng)離子蝕刻（RIE）通過(guò)TPA1層和聚酰亞胺鈍化膜形成的。圖2示出了通過(guò)氧氣反應(yīng)離子蝕刻（O2RIE）穿過(guò)聚酰亞胺PI膜和TPA-1層在I/O焊盤(pán)上形成的傾斜通路。完成Al金屬化和圖案形成，以便把初始I/O焊盤(pán)互連到絕緣芯片側(cè)墻。因?yàn)榘言俜植嫉腎/O焊盤(pán)連接到作為T(mén)接合連接的互連金屬線的側(cè)墻，推薦厚度大于1 μm的I/O再分布金屬焊盤(pán)。側(cè)墻絕緣層上的再分布I/O焊盤(pán)如圖3和圖4所示。

圖2 由O2RIE形成傾斜的通路

圖3 光學(xué)顯微鏡的I/O再分布晶圓分段

圖4 在側(cè)墻絕緣層上再分布的I/O焊盤(pán)的放大視圖

1.3 芯片堆疊技術(shù)

下一步就是沿著Z軸方向堆疊I/O再分布裸芯片。使用金剛石切割片把晶圓片段切割成單個(gè)芯片，把4個(gè)芯片堆疊到一起形成一個(gè)模塊。用于芯片堆疊工藝的熱塑性膠粘劑（TPA3）提供良好的粘附強(qiáng)度，形成堆疊式模塊的高機(jī)械完整性。膠粘劑不均勻的涂覆能夠在堆疊式芯片之間造成幾個(gè)空洞或間隙，在側(cè)墻互連上造成穿過(guò)芯片的間斷的金屬化。因此，涂覆在芯片表面上的TPA3膠粘劑應(yīng)進(jìn)行回流焊，在芯片堆疊技術(shù)工藝期間，隨著給定的壓力及高于TPA3的Tg溫度，完全實(shí)現(xiàn)平面化。圖5示出了使用TPA3的裸芯片堆疊式模塊圖，在堆疊式模塊中每個(gè)芯片相互匹配密切，如圖5（b）所示，圖5（c）也示出了采用TPA3熱塑性膠粘劑后，在芯片之間沒(méi)有觀察到顯著的空洞或間隙。

圖5 采用TPA3的4芯片堆疊式模塊

1.4 側(cè)墻互連

芯片堆疊技術(shù)后，完成側(cè)墻互連，把單個(gè)的側(cè)墻絕緣芯片進(jìn)行互連。在堆疊式模塊的側(cè)墻上形成功率、接地和信號(hào)路徑。如前所述，僅僅在芯片堆疊技術(shù)工藝后才能完成側(cè)墻互連，是因?yàn)樵诙询B式模塊的側(cè)墻處，暴露的再分布I/O已被TPA1和TPA2聚合物進(jìn)行電隔離。與其他3D芯片堆疊封裝相比，這是新研發(fā)的3D封裝最獨(dú)特的特點(diǎn)。Ti/Cu金屬化合物可作為側(cè)墻互聯(lián)技術(shù)金屬線使用，而且也作為共晶Pb/Sn焊球的凸點(diǎn)下金屬化（UBM），將在隨后步驟粘附。通過(guò)探討Ti/5 μm Cu UMB體系與共晶Pb/Sn焊球保持良好的粘附性，且具有長(zhǎng)期的可靠性。圖6示出了4個(gè)芯片堆疊式模塊的側(cè)墻互連技術(shù)Ti/Cu金屬圖案，雖然把地址、接地、功率和一些控制線進(jìn)行接合，但數(shù)據(jù)線和別的控制線沒(méi)有接合。線寬為100 μm，焊盤(pán)為400(μm)2。

圖6 4個(gè)芯片堆疊式模塊側(cè)墻上有圖案的金屬線

1.5 焊球粘附

3D封裝制造的最后步驟，是把焊球粘附到用于下一級(jí)封裝裝配側(cè)墻金屬焊盤(pán)上。在紅外焊料回流焊爐中，把300 μm直徑的共晶Pb/Sn焊球粘附到涂覆焊劑的Ti/Cu金屬焊盤(pán)上。對(duì)更好的焊球配準(zhǔn)而言，可在表面上提供焊料掩模層。圖7示出了整個(gè)工藝完成后，3D裸芯片堆疊式封裝的原型。

圖7 已完成的4個(gè)裸芯片堆疊式模塊的原型

2 獨(dú)有的特點(diǎn)

新開(kāi)發(fā)的3D裸芯片堆疊式封裝技術(shù)比傳統(tǒng)的3D封裝技術(shù)所獨(dú)有的特點(diǎn)。

2.1 高密度封裝

3D封裝技術(shù)可分為三組封裝類(lèi)型：封裝堆疊技術(shù)、模塊堆疊技術(shù)和裸芯片堆疊封裝技術(shù)。按照硅片效率和電性能，裸芯片封裝技術(shù)比其他兩種技術(shù)優(yōu)越。研發(fā)的3D裸芯片封裝技術(shù)比其他兩種3D封裝技術(shù)或傳統(tǒng)2D封裝技術(shù)尺寸更小，集成密度更高。

2.2 工藝簡(jiǎn)化

全面推廣3D封裝技術(shù)的主要挑戰(zhàn)之一是由于其工藝復(fù)雜性，制造成本高。圖8和圖9簡(jiǎn)圖依次示出了按照IBM公司的設(shè)計(jì)和本次新研發(fā)設(shè)計(jì)，適于側(cè)墻絕緣技術(shù)及對(duì)芯片邊緣線再分布初始的I/O的兩種不同方法。對(duì)IBM公司技術(shù)而言，在任何絕緣層形成工藝前，把再分布I/O焊盤(pán)置于鄰近的芯片上。因此，需要增加幾個(gè)步驟，諸如硅片蝕刻，聚合物介質(zhì)注入，以及在側(cè)墻互連前為了對(duì)I/O焊盤(pán)進(jìn)行電隔離需要的側(cè)墻平面化。相反，如前所述，在新開(kāi)發(fā)的3D封裝設(shè)計(jì)中，在I/O再分布前，可易于形成側(cè)墻絕緣層。再者，側(cè)墻絕緣層處的再分布I/O焊盤(pán)已被進(jìn)行電隔離。因此，裸芯片堆疊技術(shù)后，對(duì)側(cè)墻互連不要求增加處理步驟，與傳統(tǒng)的方法相比，制造工藝更加簡(jiǎn)易。

圖8 IBM公司設(shè)計(jì)的I/O再分布方法，每個(gè)片段包含6個(gè)芯體，只有一個(gè)芯體可應(yīng)用于3D封裝制造

2.3 芯片對(duì)晶圓片更好的效率

根據(jù)IBM公司的技術(shù)，每個(gè)包含6個(gè)芯體的片段只有一個(gè)芯體，可用于3D封裝制造。這是因?yàn)槿绾?jiǎn)圖8所示，在鄰近芯體上形成再分布I/O焊盤(pán)。另一方面，新研發(fā)的3D封裝在側(cè)墻絕緣層上構(gòu)成了再分布I/O焊盤(pán)。因此，晶圓片中的所有芯片可用于制造如圖9所示的3D封裝，在芯片對(duì)晶圓效率方面取得顯著進(jìn)展。

圖9 按照新研發(fā)的3D封裝的I/O再分布方法，在加工的晶圓中所有的芯片都可用于3D封裝制造

3 可靠性試驗(yàn)

在3D裸芯片堆疊封裝原型上，進(jìn)行JEDECⅢ級(jí)試驗(yàn)和高溫/高濕度（85℃/85%）試驗(yàn)。完成這些可靠性試驗(yàn)，以便驗(yàn)證已選擇的材料體系和單元工藝狀況，以及證明3D裸芯片堆疊封裝的結(jié)構(gòu)完整性。

3.1 JEDECⅢ級(jí)試驗(yàn)

JEDECⅢ級(jí)試驗(yàn)條件為30℃/60%RH/196 h,接著高于183℃的IR回流焊達(dá)1.5 min。進(jìn)行光學(xué)顯微鏡檢查，為的是檢查試驗(yàn)后的機(jī)械失效或退化。在JEDECⅢ級(jí)試驗(yàn)后，未發(fā)現(xiàn)顯著分層現(xiàn)象或結(jié)構(gòu)變化。

3.2 高溫/高濕度試驗(yàn)

采用85℃/85%RH/720 h的高溫/高濕度試驗(yàn)，來(lái)研究該封裝的機(jī)械可靠性，發(fā)現(xiàn)該試驗(yàn)樣品的90%以上保持機(jī)械完整性。

4 結(jié)束語(yǔ)

已確立了一種新的3D裸芯片堆疊封裝，具有更簡(jiǎn)易的工藝步驟和更好的芯片對(duì)晶圓效率。采用機(jī)械芯片的3D存儲(chǔ)芯片堆疊封裝的原型，已成功地進(jìn)行驗(yàn)證。3D裸芯片堆疊封裝技術(shù)的制造工藝為：

（1）把晶圓切割成為芯片片段；

（2）采用聚合物層壓的芯片側(cè)墻絕緣；

（3）在初始I/O焊盤(pán)上的通路孔；

（4）從中心焊盤(pán)到側(cè)墻絕緣層的I/O再分布；

（5）采用聚合物膠粘劑的芯片堆疊技術(shù)；

（6）側(cè)墻金屬化和圖案形成；

（7）焊球粘附。

該新研發(fā)的封裝設(shè)計(jì)的最獨(dú)特特點(diǎn)是在I/O再分布前進(jìn)行側(cè)墻絕緣，這樣取得如下優(yōu)點(diǎn)：

（1）更好的芯片對(duì)晶圓的效率；

（2）在隨后的制造步驟中，顯著的工藝過(guò)程簡(jiǎn)化。

通過(guò)采用該新的3D設(shè)計(jì)，傳統(tǒng)晶圓上的所有芯片可用于3D裸芯片堆疊封裝制造，而不存在與側(cè)墻I/O再分布相關(guān)的鄰近芯片損失。再者，該設(shè)計(jì)能夠簡(jiǎn)化下列工藝過(guò)程諸如I/O再分布、側(cè)墻絕緣、側(cè)墻互連和封裝成形。

3-D裸芯片堆疊封裝原型的機(jī)械完整性，滿足IEDECⅢ級(jí)和85℃/85%試驗(yàn)要求。

[1]S.F.Al-sarawi，D.Abbott，and P.D.Franzon.A review of 3-D packaging technology.IEEE Trans.Comp.，Packag.，Manufact.Technol[J].Institute of Electrical&Electronics Engineers，Inc.，1998，（Feb）：2-14.

[2]中國(guó)電子學(xué)會(huì)生產(chǎn)技術(shù)學(xué)分會(huì)叢書(shū)編委會(huì)組編.微電子封裝技術(shù)[M].第1版.北京：中國(guó)科學(xué)技術(shù)大學(xué)出版社，2003，267-278.

[3]電子封裝技術(shù)叢書(shū)編委會(huì)編.集成電路封裝試驗(yàn)手冊(cè)[M].第1版.北京：電子工業(yè)出版社，1998，99-108.