魏荷坪+孫江+陳向東

摘 要： 介紹一種基于TSMC 0.18 μm工藝設計的鋸齒波產生電路。傳統(tǒng)鋸齒波產生電路通常以比較器為核心結構，采用恒流源充放電技術實現。為了獲得更快的響應速度，設計了一款利用內部正反饋原理實現的遲滯比較器來取代傳統(tǒng)比較器，同時改進架構，得到一種對電源電壓變化不敏感，具有較高頻率的鋸齒波產生電路。最終通過HSpice對電路進行了仿真驗證，在常溫下鋸齒波的頻率大約為7.5 MHz；同時當電源電壓在2.5～4.5 V內變化時，鋸齒波的頻率變化不超過0.12 MHz。

關鍵詞： 鋸齒波； 遲滯比較器； 正反饋； 恒流源； 快速響應； 仿真驗證

中圖分類號： TN423?34 文獻標識碼： A 文章編號： 1004?373X（2018）04?0070?05

Abstract： A sawtooth wave generation circuit designed with TSMC 0.18 μm process is introduced. The traditional sawtooth wave generation circuit often takes the comparator as its core structure and is realized with the constant current source charging?discharging technology. To obtain faster response， a hysteresis comparator based on the internal positive feedback principle is designed to take place of the traditional comparator. The architecture is improved to obtain a high frequency sawtooth wave generation circuit insensitive to power supply voltage changes. The circuit was simulated and verified by HSPICE. The results show that the frequency of sawtooth wave at room temperature is about 7.5 MHz， and the frequency change is not more than 0.12 MHz when the power supply voltage changes from 2.5 V to 4.5 V.

Keywords： sawtooth wave； hysteresis comparator； positive feedback； constant current source； quick response； simulation verification

在現代產品中，PWM信號產生電路廣泛地應用于開關電源、馬達驅動和LED驅動電路中[1]。而鋸齒波產生電路作為PWM信號產生電路的前級電路，大范圍地應用于現代產品解決方案中，整個電路的性能強烈地依賴于鋸齒波發(fā)生器的電路性能。在傳統(tǒng)的解決方案中，采用普通比較器和帶隙基準源產生對電源電壓變化和溫度變化不敏感的鋸齒波。由于受制普通比較器響應時間的限制，較高頻率鋸齒波的產生成為設計難點。同時設計基準電壓源需要占用較大芯片面積，從而不可避免地導致芯片成本的上升。因此設計一種簡潔、具有較高頻率，對電源電壓和溫度變化不敏感的鋸齒波產生電路已經迫在眉睫。本文將分析鋸齒波產生電路的設計原理和基于TSMC 0.18 μm工藝的具體電路實現。

1 鋸齒波產生的原理及其改進結構

1.1 傳統(tǒng)鋸齒波產生電路

如圖1所示的傳統(tǒng)鋸齒波產生電路通常分為3個部分：自偏置電流產生電路、比較器和恒流源充放電電路[2]。其中用I1，I2簡化表示由自偏置電路產生的電流。

電路的基本原理為：初始時，假設比較器開始輸出的低電平使開關S1與S2斷開，此時VREF處于高的基準電壓VREF1，同時電流源I1對電容CP進行充電導致OSC節(jié)點的電壓線性上升；當VOSC高于VREF1時比較器輸出的高電平使開關S1與S2閉合，此時VREF下降到較低的基準值VREF0，由于開關閉合，電容CP上的電荷通過開關S1進行泄放致使OSC節(jié)點的電壓快速下降；當VOSC下降到VREF0時比較器輸出的低電平又使開關S1與 S2斷開，電路回到了初始假定狀態(tài)；從而通過恒流源對電容充電和電容通過開關的快速放電而在節(jié)點OSC處產生出鋸齒波。

由此可見如諸如文獻[2]所示的鋸齒波的頻率隨著電源電壓的變化而變化。還有第二個缺陷：從圖1中看出，若對于固定的電源電壓，由自偏置電路產生的充電電流與溫度有關，即使電源電壓固定不變，根據式（5）鋸齒波的頻率也會隨著溫度的變化而變化。第三個缺點如文獻[1]所示的普通比較器無法獲得較快的響應速度，無法滿足較高頻的需求，即使能滿足較高頻率的需求，但卻需要較大的偏置電流，這違背了如今電路低功耗的發(fā)展趨勢。

1.2 改進的鋸齒波產生電路

為了克服第1.1節(jié)所述的傳統(tǒng)鋸齒波電路的缺點，圖2顯示了一種鋸齒波產生電路的改進方案。

根據式（8）可知，不同頻率的鋸齒波可以通過設計不同的K值來獲得。若使用普通比較器來充當電路中的比較器結構，在較高頻時，由于比較器的響應時間慢，鋸齒波的線性度會大大降低。因此設計一款遲滯比較器，利用比較器的內部正反饋獲得了較快的響應速度，同時利用比較器的遲滯量能有效避免鋸齒波線性度的損失[3?4]。

2 電路單元模塊的設計endprint

2.1 偏置電路的原理

鋸齒波產生電路需要偏置電路為其提供偏置電流，圖3顯示一種產生負溫度系數電流的自偏置結構[5]。

在常溫300 K時VEB1溫度系數為-2.2 mV/℃，于是根據式（10）可知，負溫度系數的偏置電流的產生可以通過在工藝庫中選擇具有正溫度系數的電阻來獲得[5]。然而此電路存在兩個兼并點：原點和期望的工作點。因此，需要由Q2，M8，M9，M10，R2，R3組成的啟動電路來完成電路的啟動。在電源上電時，M10的柵極電壓隨著電源電壓抬升最終使M10導通，電源通過M10向M6的柵極注入電荷，抬升M6柵極的電壓，使電路遠離為零的兼并點。

同時在電路穩(wěn)定時，啟動電路使M10的柵源電壓小于其閾值電壓，導致M10截止，所以電路的正常工作不受影響。M2分別與M3，M4，M5互為電流鏡，鏡像電流Icharge，Idivide和Ibias分別用作電容CP的充電電流、電阻分壓電流和遲滯比較器的偏置電流。

2.2 遲滯比較器的工作原理

遲滯比較器的設計可通過外部和內部正反饋來實現，本文提出如圖4所示的利用內部正反饋原理來實現遲滯的電路結構[6?7]。其中M1與M2構成差分對管，信號從M1和M2的柵極輸入。此電路存在兩種反饋路徑，通過M1與M2的共源節(jié)點的串聯電流負反饋為第一條，M5與M6柵級與漏級互連構成的并聯電壓正反饋為第二條。

由于兩種反饋機制的存在，比較器遲滯的發(fā)生依賴于正反饋系數大于負反饋系數，即滿足[β6β7>1]時，遲滯將會出現（β6，β7別為M6，M7的寬長比比值）[5]。需要特別說明的是M5與M6構成的串聯電壓正反饋，能夠在比較器的輸入信號與基準電壓比較時，加速第一級的輸出節(jié)點[VO1]與[VO2]的電壓的上升或下降[3?4]。因此，在偏置相同的情況下，此電路將比普通比較器有更高的速度。遲滯比較器的延遲分析如圖5所示。

以下分析將推導有遲滯的轉折點方程。如圖6所示，當Vp的輸入遠低于Vn時，M1導通，M2截止，因此M6與M7將導通，M5與M8將截止，此時電流M4的漏級電流全部流過M1和M7。因此[VO1]是高電平，[VO2]是低電平。隨著Vp不斷向Vn靠近，M2的電流不斷增加，比較器翻轉發(fā)生在M2與M6的漏級電流相等時。

2.3 整體電路的設計

在完成各個電路模塊設計之后，圖8所示給出了鋸齒波產生電路的整體結構。該電路主要分成了三個電路模塊。自偏置結構及其啟動電路為其他模塊提供偏置電流與偏置：恒流源充電電路和電阻分壓電路完成CP電容的充放電，由此在節(jié)點OSC處產生出鋸齒波：遲滯比較器作為電路的核心結構比較輸入信號的差值產生輸出信號，并將它反饋回恒流源充電和電阻分壓電路，借此完成VREF高低電平的轉換和CP電容充放電的控制。正如第二章說敘述的，此鋸齒波的頻率對電源電壓變化免疫，同時由于遲滯比較器引入的遲滯量和較快的速度，保證了鋸齒波高頻時良好的線性度。

3 電路仿真分析

3.1 電源電壓變化對鋸齒頻率的影響

如圖9所示，在典型模型下T=300 K時，電源電壓從2.5 V變化到4.5 V，步長為0.1 V。觀察到鋸齒波頻率隨著電源電壓的增加在7.65 MHz與7.77 MHz之間變化，而傳統(tǒng)結構產生的鋸齒波的頻率在幾百kHz內變化，可看出此結構產生的的鋸齒波的頻率有了較大提升。

3.2 不同溫度下的仿真結果

在3 V的電源電壓下，對鋸齒波溫度特性進行了仿真分析。通過仿真觀察到隨著溫度的升高鋸齒波的頻率從8.08 MHz下降到6.89 MHz。這可能是由于電阻和電容的非理想效應造成的，同時還可能是由于溝道長度調制效應導致充電電流與分壓電流不是絕對的成比例關系。

不同溫度下的鋸齒波頻率具體記錄數據如表1所示。

4 結 論

本文在傳統(tǒng)的鋸齒產生電路的基礎上基于TSMC 0.18 μm CMOS工藝設計了一種適合較高頻應用的鋸齒波產生電路。重點研究了如何對傳統(tǒng)鋸齒波電路的改進使它的頻率對電源電壓不敏感；同時為了使鋸齒波獲得較高的頻率，設計了一種遲滯比較器，利用內部正反饋原理和比較器的遲滯量，獲得了較高頻率和線性度良好的鋸齒波。最后通過HSpice仿真驗證了設計構想，得到一種可在2～5 V電源電壓下工作頻率約為7.5 MHz的鋸齒波。

注：本文通訊作者為孫江。

參考文獻

[1] 周前能，王黎，李紅娟，等.一種適用于DC?DC開關電源的鋸齒波振蕩器設計[J].重慶郵電大學學報，2013，25（4）：432?436.

ZHOU Qianneng， WANG Li， LI Hongjuan， et al. A design of sawtooth wave oscillator suitable for DC?DC switching power supply [J]. Journal of Chongqing University of Posts and Telecommunications， 2013， 25（4）： 432?436.

[2] 馬田華，蔣國平，王利.一種CMOS鋸齒波振蕩電路的設計[J].電子質量，2004（11）：64?65.

MA Tianhua， JIANG Guoping， WANG Li. Design of a CMOS sawtooth?wave oscillator circuit [J]. Electronics quality， 2004（11）： 64?65.

[3] ZHANG F， YANG Z， FENG W， et al. A high speed CMOS transmitter and rail?to?rail receiver [C]// Proceedings of IEEE International Symposium on Electronic Design， Test and Applications. Hong Kong： IEEE， 2008： 67?70.endprint

[4] LEE S M， SONG T， CHO C， et al. Enhanced input range dynamic comparator for pipeline analogue?to?digital converter [J]. Electronics letters， 2009， 45（14） ： 728?730.

[5] DWIBEDY D， ALAPATI S， PATRI S， et al. Fully on chip low dropout （LDO） voltage regulator with improved transient response [C]// Proceedings of 2014 IEEE Region 10 Conference. Bangkok： IEEE， 2014： 1?5.

[6] LIN T， WANG M， GU W， et al. A wide?range and high?precision real?time calibration for dynamic comparator [C]// Proceedings of IEEE International Conference on Solid?State & Integrated Circuit Technology. Xian： IEEE， 2012： 1?3.

[7] LIN Y， DORIS K， HEGT H， et al. A dynamic latched comparator for low supply voltages down to 0.45 V in 65 nm CMOS [C]// Proceedings of IEEE International Symposium on Circuit and Systems. Seoul： IEEE， 2012： 2737?2740.

[8] MAN T Y， MOK P K T， CHAN M. A high slew?rate push?pull output amplifier for low?quiescent current low?dropout regulators with transient?response improvement [J]. IEEE transactions on circuits & systems ii express briefs， 2007， 54（9）： 755?759.

[9] ZHAN C， KI W H. Output?capacitor?free adaptively biased low?dropout regulators [J]. Electron devices & solid?state circuits， 2011， 57（5）： 1?4.

[10] WANG J P， JIANG J G， ZHOU X F. Less occupied and ultra?low noise LDO design [J]. Analog integrated circuits and signal processing， 2014， 81（2）： 453?459.endprint