周思敏 徐海峰

摘要：基于SMIC 0.18μm CMOS工藝設(shè)計(jì)了一種高階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源。仿真結(jié)果表明，在1.2V電源電壓下，帶隙基準(zhǔn)電壓源的溫度系數(shù)為4.5ppm/℃;在低頻處的電源抑制比為-62dB。

關(guān)鍵詞：帶隙基準(zhǔn)源;溫度補(bǔ)償;溫度系數(shù)

中圖分類號(hào)：TN402 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2018）12-0036-02

0 引言

帶隙基準(zhǔn)源是集成電路系統(tǒng)的關(guān)鍵模塊，已廣泛應(yīng)用于ADC、LDO等模擬電路系統(tǒng)中。帶隙基準(zhǔn)源的精度和溫度特性直接影響系統(tǒng)的性能，且CMOS電路的特性受溫度影響較大[1]。為保證系統(tǒng)芯片的穩(wěn)定工作狀態(tài)，且滿足不同環(huán)境下的需求，帶隙基準(zhǔn)源應(yīng)具備溫漂系數(shù)小、抗干擾能力強(qiáng)和輸出穩(wěn)定等特性[2-3]。由于傳統(tǒng)的一階帶隙基準(zhǔn)源具有相對(duì)較高的溫漂系數(shù)，不適用于高精度電路系統(tǒng)?；诖耍疚脑趥鹘y(tǒng)的△VGS帶隙基準(zhǔn)基礎(chǔ)上引入一種與溫度T成1.5次方的電流，并采用溫度分段補(bǔ)償技術(shù)，設(shè)計(jì)了一種高階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，獲得了低溫漂特性。

1 電路設(shè)計(jì)與分析

圖1為本文所設(shè)計(jì)的帶隙基準(zhǔn)電壓源，主要由帶隙核心電路、高溫補(bǔ)償電路、低溫補(bǔ)償電路以及啟動(dòng)電路組成。由于帶隙基準(zhǔn)電壓源存在簡(jiǎn)并點(diǎn)，因此需要一個(gè)啟動(dòng)電路。其中，啟動(dòng)電路由MOS管MS1～MS6組成。

圖1（b）為帶隙核心電路，主要由電阻R1～R5、MOS管Mn1～Mn2、Mp1～Mp5與放大器A1、A2構(gòu)成。放大器A1、A2完全相同，其低頻增益Ad>>1。Mn1、Mn2工作在亞閾值區(qū)，且Mn1的溝道寬長(zhǎng)比是Mn2的β0倍。Mp1、Mp2管完全相同，且工作在飽和區(qū)，則Mp1的漏極電流Ip1為。其中，n為工藝參數(shù)，k為玻爾茲曼常數(shù)，q為電子電荷量，T為絕對(duì)溫度。Mp5 管的溝道寬長(zhǎng)比是MP1管的β1倍，因此，MP5管的漏極電流IP5為。Mp4管的溝道寬長(zhǎng)比是Mp3管的β2倍，因此Mp4管的漏極電流IP4為。其中，VGSn2為Mn2的柵-源電壓，具有負(fù)溫度特性。

圖1（c）為高溫區(qū)域補(bǔ)償電路，主要由MOS管Mn3～Mn10、Mp6～Mp10組成，Mn3管工作在飽和區(qū)，Mn4管工作在深線性區(qū)，則Mn4管的溝道電阻rdsn4為：? ? ? ? ? ? ? ? （1）

式中，μn為電子遷移率，Cox為單位面積柵氧化層電容，（W/L）n4為Mn4管的溝道寬長(zhǎng)比。

Mp6管與Mp1管完全相同，則In3=Ip6=Ip1。Mp7管與Mp8管完全相同且工作在飽和區(qū)，Mn5管與Mn6管工作在亞閾值區(qū)，則有In4=In5=In6= Ip7=Ip8。

MOS管工作在亞閾值區(qū)的漏極電流[4]為：

（2）

式中，ID0為特征電流，VGS為MOS管的柵-源電壓。

綜上分析，MOS管MP7的漏極電流IP7為：

（3）

式中，β3是Mn5與Mn6管的寬長(zhǎng)比的比值。

Mp10管的溝道寬長(zhǎng)比是Mp7管的β4倍，則Mp10管的漏極電流IP10為，Mp9管的溝道寬長(zhǎng)比是Mp3管的β5倍，Mn7管與Mn8管完全相同，則有。則，高溫區(qū)補(bǔ)償電流IH為：

（4）

圖1（d）為低溫區(qū)域補(bǔ)償電路，由MOS管Mn11～Mn16、Mp11～Mp12組成。其中Mp11管與Mp12管的溝道寬長(zhǎng)比分別是Mp3管的α1與α2倍，Mn11管與Mn14管的溝道寬長(zhǎng)比分別是Mn3管的α3與α4倍，則有Mn13管的漏極電流In3為，Mn16管的漏極電流In16為，則低溫區(qū)補(bǔ)償電流IL為。

因此，圖1所示帶隙基準(zhǔn)電壓源的輸出電壓Vref為：

（5）

由式（5）可知，對(duì)于圖1所示高階溫度補(bǔ)償帶隙基準(zhǔn)電路，通過優(yōu)化MOS管Mn3～Mn4的寬長(zhǎng)比和電阻R1，2等參數(shù)大小，可獲得低溫漂系數(shù)的參考電壓。

2 仿真結(jié)果

本文采用SMIC 0.18μm CMOS工藝對(duì)帶隙基準(zhǔn)電路進(jìn)行了仿真驗(yàn)證。圖2為基準(zhǔn)電壓的溫度特性仿真曲線，在-40～125℃溫度范圍內(nèi)，帶隙基準(zhǔn)輸出電壓溫度系數(shù)為4.5ppm/℃。圖3為基準(zhǔn)電壓的電源抑制比仿真曲線，在低頻處獲得-62dB的電源抑制比。

3 結(jié)語

本文在傳統(tǒng)的△VGS帶隙基準(zhǔn)基礎(chǔ)上引入一種與溫度T成1.5次方的電流，并采用溫度分段補(bǔ)償技術(shù)，設(shè)計(jì)了一種高階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源。仿真結(jié)果顯示，該帶隙基準(zhǔn)源具有良好的溫度特性，適用于高精度電路系統(tǒng)。

參考文獻(xiàn)

[1]馬卓，段志奎，楊方杰 等.1.8V供電8.2ppm/℃的0.18μm CMOS帶隙基準(zhǔn)源[J].國(guó)防科技大學(xué)學(xué)報(bào)，2011，3（3）：89-94.

[2]尹勇生，易昕，鄧紅輝.一種帶2階溫度補(bǔ)償?shù)呢?fù)反饋箝位CMOS基準(zhǔn)電壓源[J].微電子學(xué)，2017，47（6）：774-776.

[3]LUIS H C. FERREI R A. TALES C.A CMOS threshold voltage reference source for very-low-voltage applications [J].Microelec J，2008，39（3）：1867-1873.

[4]Razavi B. Design of Analog CMOS Integrated Circuits [M].New York： McGraw-Hill.2001：27-28.

A high-order Temperature Compensated Bandgap Voltage Reference

ZHOU Si-min， XU Hai-feng

（College of optoelectronic engineering， Chongqing University of Posts and Telecommunications， Chongqing 400065）

Abstract：A high-order temperature compensated bandgap voltage reference （BGR） was designed in SMIC 0.18μm CMOS process. Simulation results showed that the temperature coefficient of BGR was 4.5ppm/°C with a power supply voltage of 1.2V. The power supply rejection ratio of BGR was -62dB at a low frequency.

Key words：bandgap voltage reference;temperature compensated;temperature coefficient