戴靖遙，趙宏亮

一種具有低線性調(diào)整率的帶隙基準(zhǔn)源電路設(shè)計(jì)

戴靖遙，趙宏亮

（遼寧大學(xué)物理學(xué)院，沈陽(yáng)110036）

在傳統(tǒng)帶隙基準(zhǔn)源電路的基礎(chǔ)上，提出了一種具有低線性調(diào)整率的帶隙基準(zhǔn)源電路，使用預(yù)調(diào)制電路結(jié)構(gòu)代替?zhèn)鹘y(tǒng)啟動(dòng)電路，并在核心電路中使用高增益兩級(jí)放大器結(jié)構(gòu)，以實(shí)現(xiàn)在較大范圍電源電壓下正常工作。同時(shí)，通過(guò)環(huán)路負(fù)反饋結(jié)構(gòu)結(jié)合密勒補(bǔ)償技術(shù)，進(jìn)一步提高了電路的穩(wěn)定性。電路采用標(biāo)準(zhǔn)0.5μm BCD工藝進(jìn)行設(shè)計(jì)。仿真結(jié)果表明，在-55～125℃溫度范圍內(nèi)，溫漂系數(shù)為28.76 ppm/℃，電源抑制比為-101.2 dB，在3～10 V電源電壓范圍內(nèi)，輸出電壓的變化僅為58μV，線性調(diào)整率達(dá)到8.3μV/V，所設(shè)計(jì)的具有低線性調(diào)整率的帶隙基準(zhǔn)源電路適用于諸如同步降壓型穩(wěn)壓器等對(duì)電源電壓工作范圍有較高要求的電路系統(tǒng)。

帶隙基準(zhǔn)源；BCD工藝；低線性調(diào)整率；預(yù)調(diào)制；兩級(jí)放大器；環(huán)路負(fù)反饋

1 引言

帶隙基準(zhǔn)源作為一種能提供與溫度和電源電壓無(wú)關(guān)的基準(zhǔn)電壓的電路結(jié)構(gòu)，在模擬電路系統(tǒng)中有著廣泛的應(yīng)用。當(dāng)前已報(bào)道的帶隙基準(zhǔn)源電路，其設(shè)計(jì)目的往往集中于使電路擁有更低的溫漂系數(shù)，采用的方式包括對(duì)溫度的二階補(bǔ)償和三階補(bǔ)償?shù)萚1-2]；或是在低功耗電路中，在低電壓下仍能提供穩(wěn)定的輸出，其方式包括控制運(yùn)算放大器工作模式、采用亞閾值區(qū)無(wú)運(yùn)放結(jié)構(gòu)電路等[3-4]。但這些電路結(jié)構(gòu)對(duì)電源電壓變化范圍要求較為嚴(yán)格，當(dāng)電源電壓大范圍波動(dòng)時(shí)，無(wú)法很好地提供穩(wěn)定的基準(zhǔn)輸出。而在諸如同步降壓型穩(wěn)壓器等電路系統(tǒng)中，需要電路能夠在較大的電源電壓范圍內(nèi)工作，這對(duì)其中的帶隙基準(zhǔn)源電路的電壓工作范圍提出了更高的要求。

為適應(yīng)較大電源電壓變化范圍，提出一種具有低線性調(diào)整率的帶隙基準(zhǔn)源電路結(jié)構(gòu)，通過(guò)采用預(yù)調(diào)制電路結(jié)構(gòu)用以代替?zhèn)鹘y(tǒng)啟動(dòng)電路的方式，可實(shí)現(xiàn)在3～10V的大電源電壓范圍內(nèi)正常工作；同時(shí)還在帶隙基準(zhǔn)核心部分采用兩級(jí)放大器的結(jié)構(gòu)進(jìn)一步增加電路基準(zhǔn)輸出的穩(wěn)定性[5]。該電路采用標(biāo)準(zhǔn)0.5μm BCD工藝進(jìn)行設(shè)計(jì)，在3～10V電源電壓范圍內(nèi)，輸出電壓的變化僅為58μV，線性調(diào)整率達(dá)到8.3μV/V。

2 帶隙基準(zhǔn)源電路結(jié)構(gòu)

（1）傳統(tǒng)帶隙基準(zhǔn)電路工作原理

帶隙基準(zhǔn)源電路主要功能是為了產(chǎn)生與電源電壓和溫度無(wú)關(guān)的基準(zhǔn)電壓，如圖1所示，其基本原理為放大器A1以VX和VY為輸入，使得X點(diǎn)和Y點(diǎn)穩(wěn)定在近似相等的電壓。通過(guò)讓電路產(chǎn)生一個(gè)正溫度系數(shù)的電壓差值 Δ VBE， 其中 Δ VBE=VBE1-VBE2，和一個(gè)負(fù)溫度系數(shù)的電壓 VBE，將兩者根據(jù)比例相加，最終正負(fù)相消從而得到一個(gè)與溫度系數(shù)無(wú)關(guān)的電壓值 VREF。在上式中，VBE指的是以二極管形式相連的晶體管的基極與發(fā)射極的電壓差。該電壓差和溫度成負(fù)比例關(guān)系。而Δ VBE是兩個(gè)晶體管在不同電流下的基極和發(fā)射極的電壓差，該電壓差和溫度呈正比例關(guān)系。在多數(shù)帶隙基準(zhǔn)結(jié)構(gòu)中，基準(zhǔn)電壓的公式為：

公式中的 VT為熱電勢(shì)，n為Q1、Q2發(fā)射極面積的比例，為了得到零溫度系數(shù)，必須使（）lnn ≈17. 2，的值基本穩(wěn)定在1.26V左右。

但實(shí)際上，由于運(yùn)放的增益有限，導(dǎo)致X點(diǎn)與Y點(diǎn)的電壓并不絕對(duì)相等，使得輸出電壓并不能完全獨(dú)立于電源電壓保持不變。針對(duì)這一問(wèn)題做出改進(jìn)，在傳統(tǒng)帶隙基準(zhǔn)源電路中加入了預(yù)調(diào)制部分代替啟動(dòng)電路，并在帶隙基準(zhǔn)核心部分采用了兩級(jí)放大，使整體電學(xué)狀態(tài)更加穩(wěn)定。

圖1 傳統(tǒng)帶隙基準(zhǔn)電壓源

1、預(yù)調(diào)制電路

基準(zhǔn)電壓源預(yù)調(diào)制部分電路如圖2所示，電源輸出電壓為3～10V，為保證輸入電壓的變化對(duì)基準(zhǔn)部分的影響較小，且輸入電壓較大時(shí)需考慮耐壓，故引入該部分，得到一個(gè)預(yù)調(diào)制的初步的基準(zhǔn)電壓，為后續(xù)的基準(zhǔn)電路提供輸入電壓。

圖2 預(yù)調(diào)制電路

圖中P1為二級(jí)管接法，與電阻R1共同形成該部分的初始電流，這樣做的好處是不需要啟動(dòng)電路，壞處是電源抑制比較差。這里提升電源抑制比的方法，一是采用負(fù)反饋，二是采用預(yù)調(diào)制結(jié)構(gòu)。圖中使用的雙極晶體管均為NPN型。Q1和Q2構(gòu)成電流鏡，粗略保證兩條支路電流相等以及Q3、Q4的集電極電壓相等。Q3與Q4的發(fā)射極面積為1：10，其余各管的發(fā)射極面積均與Q3相同。因此電壓關(guān)系可以表示為：

式中已忽略NPN的基極電流，I 0為Q2-Q4支路的電流，也是PTAT電流。

P2和N1之間加入了電容濾波電路。電容對(duì)直流電流有很大的阻抗，對(duì)交流電流則是頻率越高阻抗越小。利用電容器的這個(gè)特性，可以把混雜在直流電里的交流成分過(guò)濾出來(lái)。源跟隨器N1管的源級(jí)電壓為：

該電壓即為預(yù)調(diào)制的低溫飄基準(zhǔn)。

該電路中預(yù)調(diào)制電路能提供2.41V的電壓作為下一級(jí)的輸入。

2、帶隙基準(zhǔn)核心電路

我國(guó)要成功跨越中等收入陷阱，進(jìn)一步優(yōu)化經(jīng)濟(jì)增長(zhǎng)方式是最為重要的內(nèi)容之一，而供給側(cè)結(jié)構(gòu)性改革是我國(guó)在經(jīng)濟(jì)新常態(tài)大背景下所提出的推進(jìn)我國(guó)經(jīng)濟(jì)增長(zhǎng)方式轉(zhuǎn)型升級(jí)的重要策略。要實(shí)現(xiàn)我國(guó)更好更快的效率型增長(zhǎng)并成功跨越中等收入陷阱，需要我國(guó)深化供給側(cè)結(jié)構(gòu)性改革，落實(shí)相關(guān)調(diào)結(jié)構(gòu)，去杠桿，穩(wěn)增長(zhǎng)等手段來(lái)將傳統(tǒng)行業(yè)的過(guò)剩產(chǎn)能轉(zhuǎn)移到新興行業(yè)中去，推動(dòng)我國(guó)人工智能、自主芯片研發(fā)等產(chǎn)能不足的高科技行業(yè)的發(fā)展，將我國(guó)經(jīng)濟(jì)增長(zhǎng)動(dòng)力從資源消耗、環(huán)境破壞轉(zhuǎn)為技術(shù)創(chuàng)新、勞動(dòng)力素質(zhì)提高等方面。同時(shí)進(jìn)一步深化國(guó)有企業(yè)體制改革，推動(dòng)利率的市場(chǎng)化發(fā)展等方式來(lái)進(jìn)一步深化我國(guó)的供給側(cè)結(jié)構(gòu)性改革[3]。

基準(zhǔn)電壓源核心部分電路如圖3所示。

圖3 帶隙基準(zhǔn)核心部分設(shè)計(jì)

在其中，帶隙基準(zhǔn)產(chǎn)生的原理與常規(guī)結(jié)構(gòu)一致，Q5和Q6的 VBE差值在電阻上產(chǎn)生PTAT電流，PTAT電流在電阻上產(chǎn)生正溫度變化的壓降，再加上Q5的負(fù)溫度變化的 VBE，形成低溫飄的輸出電壓 VREF2。

由于 R5= R6=12R0，R8= R12=1.5 R0，根據(jù)電路結(jié)構(gòu)可以得出電壓關(guān)系式：

其中 I5、 I6分別是Q5-Q6支路的電流。

圖3中Q5和Q6的發(fā)射極面積比為1：16，其余各NPN管的發(fā)射極面積均與Q5相同，式中，為PTAT電流。

根據(jù)電路結(jié)構(gòu)可得：

由于前半部分為正溫，后半部分為負(fù)溫，因此通過(guò)調(diào)整電阻值的比例，就可以得到一個(gè)精確的低溫飄電阻。圖中R9電阻帶TRIM修調(diào)。

以上分析成立的前提條件是保證產(chǎn)生PTAT電流的Q5和Q6的集電極電流相等，即I5=I6。在常規(guī)的帶隙基準(zhǔn)中，一般通過(guò)差分輸入的運(yùn)放鉗位電壓，或通過(guò)電流鏡來(lái)直接保證兩支路的電流相等。電流鏡又可分為自偏置的電流鏡和外部引入的電流鏡二種[5]。該電路采用電流鏡間接地保證了兩路電流相等。

電路中Q7與Q8面積相同，并由共柵共源電流鏡保證其集電極電流I7、I8相等。由Q7-R4與Q9-R6所在支路可得

由于 R4=R5，化簡(jiǎn)后可得超越方程

該方程有解 I5=I7。

由Q7-R4與Q9-R6所在支路可得

Q9集電極電流源為I7=I8，受電流鏡影響，Q7與Q9的發(fā)射極面積相同，集電極電流相等，由，可

S得I6=I7=I5。該電路由此保證Q5與Q6的集電極電流相等。

3、環(huán)路負(fù)反饋部分

運(yùn)算放大器的負(fù)反饋保證了運(yùn)放的兩個(gè)輸入端點(diǎn)相等。為了增加環(huán)路穩(wěn)定性，該電路引入了負(fù)反饋[6]。VREF2即為該環(huán)路的輸出電壓，R9與PTAT電流產(chǎn)生電路部分構(gòu)成采樣反饋電壓的分壓網(wǎng)絡(luò)，Q8與Q9的基極均為反饋網(wǎng)絡(luò)的輸出點(diǎn)。令Vb8=k·Vb9，k 為 R6，Q6，R12 構(gòu)成的分壓網(wǎng)絡(luò)的分壓比，在仿真中該值約為0.6左右。當(dāng)Q8、Q9的基極有小信號(hào)輸入電壓時(shí)，Q9視作共射級(jí)放大管，Q8視作共基級(jí)放大管。Cc為密勒補(bǔ)償電容。MN1與MP3均為源隨器，起電平移位的作用，同時(shí)也緩沖放大器管Q4、Q5輸出高阻至 VREF2輸出的低阻,Q8-Q9部分可簡(jiǎn)化為如圖4所示的模型。

圖4 環(huán)路中前饋放大器等效模型

圖4 中的Vin為反饋網(wǎng)絡(luò)采樣小信號(hào)電壓，Vo為圖 3 中 Q8 的集電極電壓。Vo=A2·（k·Vin-A1·Vin），A1、A2分別為Q8、Q9的單管放大電路。Cc對(duì)環(huán)路進(jìn)行密勒補(bǔ)償，整個(gè)環(huán)路的主極點(diǎn)在圖4中的Vin處，次級(jí)點(diǎn)在Vo處。由于A1A2的輸入管為NPN，其gm比MOS管的gm大許多，由密勒效應(yīng)帶來(lái)的右半平面零點(diǎn)在高頻處，對(duì)環(huán)路穩(wěn)定性的影響可忽略不計(jì)。該輸出Vo再經(jīng)過(guò)一次N源隨器和一次P源隨器的電平移位，得到最終輸出電壓REF2。

3 電路仿真結(jié)果

該電路采用0.5μm BCD工藝設(shè)計(jì)，基準(zhǔn)源電路輸出電壓隨溫度變化曲線如圖5所示。仿真結(jié)果表明，在-55～125℃的溫度范圍內(nèi)帶隙基準(zhǔn)輸出電壓的溫度系數(shù)為28.76ppm/℃?；鶞?zhǔn)源電路PSRR隨頻率變化曲線如圖6所示，在低頻的工作環(huán)境下電路的PSRR為-101.2dB?；鶞?zhǔn)源電路輸出電壓隨輸入電壓變化曲線如圖7所示，在電源電壓從3V變化到10V的整個(gè)電壓范圍內(nèi)，輸出基準(zhǔn)電壓變化了58μV,線性調(diào)整率為 8.3μV/V。

圖5 帶隙基準(zhǔn)輸出基準(zhǔn)電壓隨溫度的變化

圖6 帶隙基準(zhǔn)PSRR仿真結(jié)果

圖7 帶隙基準(zhǔn)線性調(diào)整率曲線

表1為上述設(shè)計(jì)中的具有低線性調(diào)整率的帶隙基準(zhǔn)與參考文獻(xiàn)[3]、[7]中所設(shè)計(jì)電路的參數(shù)對(duì)比，對(duì)比結(jié)果表明上述設(shè)計(jì)的具有低線性調(diào)整率的帶隙基準(zhǔn)源電路，具有在更大的電壓變化范圍內(nèi)實(shí)現(xiàn)更低的線性調(diào)整率的優(yōu)點(diǎn)。

表1 電路參數(shù)對(duì)比

4 結(jié)束語(yǔ)

通過(guò)設(shè)計(jì)一種帶有預(yù)調(diào)制結(jié)構(gòu)和兩級(jí)放大的電路結(jié)構(gòu)，實(shí)現(xiàn)了低線性調(diào)整率帶隙基準(zhǔn)電路。從仿真結(jié)果來(lái)看，在0.5μmBCD工藝下，該電路的溫漂系數(shù)為28.76ppm/℃，直流輸出約為1.2V，在低頻工作環(huán)境下PSRR為-101.2dB，線性調(diào)整率為8.3μV/V，設(shè)計(jì)指標(biāo)滿足需在較大電壓范圍內(nèi)工作的電路結(jié)構(gòu)，如同步降壓型穩(wěn)壓器等的應(yīng)用要求[8]。

[1] 來(lái)新泉,郝琦,袁冰,等.一種二階曲率補(bǔ)償?shù)母呔葞痘鶞?zhǔn)電壓源 [J].西安電子科技大學(xué)學(xué)報(bào),2010,37(05)：911-915+933.Lai Xinquan,Hao Qi,Yuan Bing,et al..A High-accuracy Band-gap Reference Voltage Source with Second-order Curvature Compensation[J].Journal of Xidian University,2010,37(05)：9-915+933.

[2] 胡佳俊,陳后鵬,蔡道林,等.高電源抑制比低溫漂帶隙基準(zhǔn)源設(shè)計(jì)[J].微電子學(xué),2012,42(01)：34-37.Hu Jiajun,Chen Houpeng,Cai Daolin,et al..Design of Low Temperature-drift Band-gap Reference Source with High Power Source Rejection Ration[J].Microelectronics,2014,42(01)：34-37.

[3] 孔令榮,熊立志,王振華,等.低壓低功耗電流模CMOS帶隙基準(zhǔn)電路[J].微電子學(xué),2008,(03)：449-452+456.Kong Lingrong,Xiong Lizhi,Wang Zhenhua,et al..ABand-gap Reference Circuit with Low Voltage and Low Power Consumption in Current Mode CMOS[J].Microelectronics,2008,(03)：449-452+456.

[4] 劉錫鋒,居水榮,石徑,等.一款高精度低功耗電壓基準(zhǔn)的設(shè)計(jì)與實(shí)現(xiàn)[J].半導(dǎo)體技術(shù),2017,42(11)：820-826+875.Liu Xifeng,Ju Shuirong,ShiJing,etc.Design and Implementationof a High-precision Low Power Consumption Voltage Reference[J].Semiconductor Technology,2014,42(11)：820-826+875.

[5]HuangWeiwei,Yang Xiao,Ling Chaodong.ABandgap Voltage ReferenceDesignfor High Power Supply[C].2011 IEEEInternational Conferenceon Anti-Counterfeiting,Securityand Identification.Xiamen：IEEE,2011：184-187.

[6]LaiXinquan,XuZiyou,LiYanming,Ye Qiang.ACMOS piecewise curvature-compensated voltage reference[J].Microelectronics Journal.2008(1).

[7] Paul R,Patra A,Baranwal S,et al.Design of second-order sub-bandgap mixed-mode voltage reference circuit for low voltage applications.18th International Conference on VLSI Design,2005：307.

[8] Sun Yueming,Zhao Menglian,Wu Xiaobo,et al.Design of a Bandgap Reference with a Wide Supply Voltage Range[J].Journalof Semiconductors,2008,29(8)：1529-1534.

Design of a Bandgap Reference Circuit with Low Linear Regulation

Dai Jingyao,Zhao Hongliang
（School of Physics,Liaoning University,Shenyang 110036,China）

On the basis of the traditional bandgap reference circuit，a bandgap reference circuit with a low linear regulation is presented.The pre-modulation circuit instead of traditional startup circuit,and a two stage amplifier structure with high gain in the core circuit,are used to achieve normal operation in a wide range of power supply.Meanwhile，in order to further improve the stability of the circuit,the negative feedback loop structure and the Miller compensation technique are used.The circuit is designed in 0.5μm BCD technology.The testing schemes are shown that at the temperature range of-55～125℃,the bandgap voltage reference gets a TC of 28.76ppm,while the PSRR of the bandgap reference circuit reaches-101.2dB.A linear regulation of less than 8.3μV/V,within supply voltage range of 3～10V.The proposed bandgap reference circuit with low linear regulation applies to the systems with a large supply range such as synchronous rectification buck converter.

Bandgap reference,BCD process,Low linear regulation,Pre-modulation，Two-stage amplifier,Negative feedback loop

10.3969/j.issn.1002-2279.2017.06.009

B

1002-2279-（2017）06-0037-05

戴靖遙(1992-)，女，吉林省長(zhǎng)春市人，碩士研究生，主研方向：集成電路設(shè)計(jì)。通訊作者：趙宏亮(1982-)，男，遼寧省沈陽(yáng)市人，副教授，主研方向：集成電路設(shè)計(jì)。

2017-12-11