楊健 武漢晴川學(xué)院計(jì)算機(jī)學(xué)院

汽車(chē)組合儀表通用校驗(yàn)儀的硬件設(shè)計(jì)

楊健 武漢晴川學(xué)院計(jì)算機(jī)學(xué)院

隨著超大規(guī)模集成電路和微電子技術(shù)的發(fā)展，現(xiàn)代高性能、高集成度和小體積的DDS產(chǎn)品正快速取代傳統(tǒng)的模擬信號(hào)頻率合成技術(shù)，成為了這類(lèi)問(wèn)題新的解決方案。

組合儀表 DDS FPGA

1 FPGA芯片的選擇

本設(shè)計(jì)采用的是Altera公司的FPGA器件Flex10K EPF10K10LC84-4，F(xiàn)LEX系列是Altera應(yīng)用非常廣泛的產(chǎn)品，可預(yù)測(cè)延時(shí)的連續(xù)式布線結(jié)構(gòu)，是一種將CPLD和FPGA的優(yōu)點(diǎn)結(jié)合于一體的器件，它具有靈活的邏輯結(jié)構(gòu)和嵌入式存儲(chǔ)器塊，能夠?qū)崿F(xiàn)各種復(fù)雜的邏輯功能，主要參數(shù)如表1：

表1 EPF10K10LC84-4主要參數(shù)

2 幅度控制電路

幅度的控制采用雙DAC控制方案，原理如圖1所示。其中，DAC1用于幅度控制，根據(jù)幅度控制字，輸出相應(yīng)的電壓作為DAC2的參考電壓，其參考電壓Vref接基準(zhǔn)電壓源。DAC2將查找表輸出數(shù)據(jù)轉(zhuǎn)換位模擬量輸出。輸出模擬電壓最大值即為DAC1輸出的模擬電壓。

設(shè)控制幅度的DAC1位數(shù)為N（DAC0832位數(shù)為8）。其參考電壓為，則幅度控制的最小步進(jìn)量若控制字的數(shù)值為則輸出波形的幅度為

這樣可根據(jù)波形幅度的步進(jìn)量要求選擇DAC。

3 D/A轉(zhuǎn)換

TLC7528C是雙路8位數(shù)字－模擬轉(zhuǎn)換器，它們?cè)O(shè)計(jì)成具有單獨(dú)的片內(nèi)數(shù)據(jù)鎖存器，其特性包括其特點(diǎn)包括非常緊密的DAC至DAC（DAC-to-DAC）一致性?？刂戚斎攵薉ACA/DACB決定哪一個(gè)DAC被裝載，器件的轉(zhuǎn)載周期與隨機(jī)存取存儲(chǔ)器的寫(xiě)周期類(lèi)似，能方便地與大多數(shù)通用微處理器總線或端口相連接。分段高階位可以使最高有效位變化期間內(nèi)的閃變?yōu)樽钚?，該變化期間內(nèi)的閃變脈沖通常是最強(qiáng)的。

4 濾波電路設(shè)計(jì)

DDS設(shè)計(jì)電路產(chǎn)生的波形由于是階梯波，所以存在高次諧波，須進(jìn)行低通濾波使波形平滑，選用了二階壓控電壓源低通濾波電路，原理如圖2所示。同相放大電路的電壓增益就是低通濾波器的帶通電壓增益，即

圖 2 二階壓控電壓源低通濾波

傳遞函數(shù)為

令

則有

式（4）為二階低通濾波電路傳遞函數(shù)典型表達(dá)式。其中 為特征角頻率。由此可得低通濾波器的幅頻響應(yīng)如圖3所示。選擇R=10K，C=50pf，則截至頻率 ＝200KHz。

圖3 二階有源低通濾波器的幅頻響

5 硬件調(diào)試

在硬件調(diào)試上出現(xiàn)了很多問(wèn)題，例如低通濾波器截至頻率的選擇，幅度控制電路增益的選擇。測(cè)試硬件過(guò)程中，整體模塊下載后只有一個(gè)波形，對(duì)每個(gè)模塊單獨(dú)仿真，結(jié)果正確，但下載到實(shí)驗(yàn)箱里就出錯(cuò)。分析發(fā)現(xiàn)實(shí)驗(yàn)箱上RAM只有512個(gè)字節(jié)，可能是三個(gè)ROM表太大，存儲(chǔ)不下，所以就只存儲(chǔ)了一個(gè)ROM表，于是將正弦波、三角波、方波單獨(dú)測(cè)試，測(cè)試結(jié)果完全正確。

[1]潘松，黃繼業(yè).EDA技術(shù)使用教程.北京：科學(xué)出版社，2005

[2]周俊峰等.基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn).電子技術(shù)應(yīng)用.2002.8