電子科技大學(xué)成都學(xué)院 高大偉

一種BCD工藝平臺(tái)的設(shè)計(jì)

電子科技大學(xué)成都學(xué)院 高大偉

設(shè)計(jì)一種BCD工藝,主要應(yīng)用于高壓電源管理芯片的設(shè)計(jì)開發(fā),工藝最高可實(shí)現(xiàn)將600V高壓LDMOS器件,雙極器件和CMOS器件集成在同一硅片上,以滿足各種類型的低壓電源管理電路和高壓功率管的集成設(shè)計(jì), 設(shè)計(jì)過程中基于一款開關(guān)電源電路,實(shí)現(xiàn)了工藝仿真,芯片版圖制作,工藝廠流片,器件測(cè)試驗(yàn)證等各個(gè)流程,測(cè)試結(jié)果顯示,工藝平臺(tái)設(shè)計(jì)滿足要求.

BCD;電源管理芯片;工藝仿真

智能功率集成電路(Smart Power IC)是將高壓功率器件和信號(hào)的控制、保護(hù)、檢測(cè)等功能模塊集成于同一芯片的電路.目前,SPIC應(yīng)用的主流是將開關(guān)電源與高頻電路結(jié)合而成的電源管理芯片.開關(guān)電源可以提高電源轉(zhuǎn)換效率,減小芯片的功耗損失,但在實(shí)現(xiàn)上卻面臨著工藝要求高,電路結(jié)構(gòu)復(fù)雜等問題.

BCD(Bipolar/CMOS/DMOS)工藝的開發(fā)可解決電源管理芯片以上的問題.BCD工藝是兼容完成雙極型器件、CMOS器件和高壓DMOS器件于一體的單片IC制造.BCD工藝的器件庫中擁有高精度模擬特性的雙極型器件,高集成度的低壓CMOS器件以及耐壓高達(dá)數(shù)百伏的大功率DMOS器件[5].

1.BCD工藝平臺(tái)的設(shè)計(jì)

1.1 工藝線介紹

對(duì)于BCD工藝,器件庫中各種類型的器件對(duì)工藝的要求是不同的,對(duì)于CMOS器件,最小特征尺寸正在由22nm向14nm轉(zhuǎn)變中,可對(duì)于高壓功率管而言,設(shè)計(jì)的關(guān)鍵卻是如何提高單位功率密度和熱傳導(dǎo)能力.綜合考慮成本和可實(shí)現(xiàn)的工藝條件,仿真采用的各參數(shù)來源于華潤(rùn)上華開放代工平臺(tái)開發(fā)的1um工藝生產(chǎn)線.

1.2 最優(yōu)化工藝流程的實(shí)現(xiàn)原則

最優(yōu)化工藝流程必須具備良好的兼容性,可同時(shí)滿足所有器件的設(shè)計(jì)要求,在實(shí)現(xiàn)過程中優(yōu)先考慮功率器件的耐壓和導(dǎo)通特性指標(biāo),在實(shí)現(xiàn)了功率器件的最優(yōu)化設(shè)計(jì)后,才開始考慮CMOS器件和雙極器件的仿真設(shè)計(jì).而且在實(shí)現(xiàn)低壓器件的仿真過程中,要盡可能多的兼容采用已有的注入條件和光刻掩膜,保證使用最少的光刻版,達(dá)到減少工藝步驟,降低工藝成本的目的.同時(shí)在器件工藝制作過程中,要刻意控制高低溫工藝的工藝溫度和保持時(shí)間,過于復(fù)雜的高溫組合會(huì)造成工藝條件的不確定,會(huì)使仿真結(jié)果與實(shí)際流片結(jié)果出現(xiàn)較大差異.

1.3 掩膜版的確定

首先完成對(duì)單個(gè)器件的單獨(dú)仿真,確定單個(gè)器件所需掩膜的數(shù)量,然后對(duì)各個(gè)器件所需要的版次進(jìn)行最優(yōu)化整合,再在此基礎(chǔ)上進(jìn)行各器件的工藝聯(lián)合仿真,在保證器件參數(shù)的前提下,最少化工藝步驟和掩膜版數(shù)量.1μm-BCD工藝整體采用了單層金屬布線以及兩種柵氧厚度,共使用14張掩模版,主要掩膜版介紹如下.

DNW雙阱注入被多次兼容使用,在高壓管中作為漂移區(qū),在sensor中被用作JFET的溝道區(qū),在LVNMOS中被用作隔離層,在LPNP中作為基區(qū),在VNPN中被用作集電區(qū).在不同的器件中,DNW的注入劑量雖然相同,可起的作用卻全然不同,充分體現(xiàn)了工藝的兼容性.

Pwell在LDMOS中應(yīng)用于的降場(chǎng)層中,其注入結(jié)深與濃度決定了漂移區(qū)的特性,會(huì)直接控制表面擊穿特性.在LVPMOS中起到溝道區(qū)的作用,雙極型器件中則作為基區(qū)或集電區(qū).

由于高壓LDMOS的開啟電壓遠(yuǎn)高于低壓器件,無論怎樣調(diào)整幾何尺寸也無法同時(shí)滿足也與其他器件的兼容.所有兼容都必須以實(shí)現(xiàn)工藝器件性能為前提.

Nchstop被應(yīng)用到了LVNMOS和VNPN中,它所起的作用是為了抑制場(chǎng)氧在P阱表面的吸硼吐磷效應(yīng),防止溝道區(qū)或集電區(qū)短接.

Nwell在在雙極型器件中則作為基區(qū)或集電區(qū),在LVPMOS中作為溝道區(qū).

1.4 工藝流程的確定

在BCD工藝中,不同的器件的應(yīng)用環(huán)境有較大的差異,所以其工藝流程也呈現(xiàn)復(fù)雜的特點(diǎn),較明顯的是中低壓器件中,因?yàn)殚_啟閾值電壓低,所以要應(yīng)用薄柵氧,而對(duì)于高壓LDMOS與sensorFET等高壓大功率器件,厚柵氧不但可以保持合理的閾值開啟電壓范圍,更重要的是可以保護(hù)在大功率條件下工作的安全性,我們?cè)诠に囍薪o出的注入劑量只是參考值,在實(shí)際工藝過程中,根據(jù)器件設(shè)計(jì)的差異,在仿真中要靈活的調(diào)整注入,其后在實(shí)際測(cè)試中,通過校對(duì),驗(yàn)證得到器件的模型.

以下為1μm-BCD工藝流程的步驟:

襯底制備:晶向?yàn)?100> ,材料是Boron,電阻率為80Ω?cm;

零層光刻標(biāo)記;

埋層預(yù)氧;

DNW(Mask1)涂膠、光刻、顯影,注入P,;

去膠,全部去氧;

外延制備:厚度4.5μm,材料是Boron,電阻率為65Ω?cm;

預(yù)氧清洗,注入預(yù)氧;

HVnwell(Mask2)涂膠、光刻、顯影,注入P;

高溫推結(jié),1100℃下450分鐘,結(jié)深5.5μm;

去膠,全體去氧,預(yù)氧

Pwell(Mask3)涂膠、光刻、顯影,注入boron,;

去膠,全體去氧,預(yù)氧;

Nwell(Mask4)涂膠、光刻、顯影,注入P;

去膠,全體去氧,預(yù)氧;

Pbody(Mask5)涂膠、光刻、顯影,注入boron;

Pwell、Nwell、Pbody推結(jié),在高溫下180分鐘,結(jié)深2.5μm;

去膠,全體去氧,預(yù)氧;

Si3N4前預(yù)氧清洗,預(yù)氧;

LPCVD Si3N4淀積;

active(Mask7翻版)涂膠、光刻、顯影,干法腐蝕Si3N4,去膠;

Nchstop(Mask8)涂膠、光刻、顯影,注入BF2;

去膠,全體去氧,高壓氧化清洗;

場(chǎng)氧氧化;

漂洗SiO2,煮Si3N4,預(yù)柵氧清洗;

預(yù)柵氧生長(zhǎng),剝離預(yù)柵氧;

厚柵氧清洗,生長(zhǎng)厚柵氧;

Thickoxide(Mask9翻版)涂膠、光刻、顯影;

去膠,薄柵氧清洗,生長(zhǎng)薄柵氧;

LPCVD 多晶硅淀積,多晶硅磷摻雜,清洗表面氧化層;

Poly(Mask10翻版)涂膠、光刻、顯影,腐蝕,去膠,清洗;

多晶氧化;

Nadd(Mask11)涂膠、光刻、顯影,注入P;

去膠,清洗;

Padd(Mask12)涂膠、光刻、顯影,注入boron;

去膠,清洗;

LPCVD淀積SiO2,增密;

歐姆孔Omicont(Mask13)涂膠、光刻、顯影,腐蝕,去膠,清洗;

漂洗,濺射TI,快速熱退火,濺射金屬;

金屬M(fèi)etal(Mask14)涂膠、光刻、顯影,腐蝕,有機(jī)溶劑去膠,清洗;

合金前晶體管特性測(cè)試,清洗,合金;

電參數(shù)測(cè)試-1;

清洗,PE鈍化,

壓焊點(diǎn)Pad(Mask15)光刻、腐蝕;

2.利用BCD工藝平臺(tái)的仿真設(shè)計(jì)

設(shè)計(jì)好的工藝平臺(tái)可以提供詳細(xì)的版圖的設(shè)計(jì)規(guī)則,具體的工藝條件決定了設(shè)計(jì)規(guī)則的制定.工藝平臺(tái)的版圖設(shè)計(jì)規(guī)則會(huì)提供包括光刻版在布局布線上的各個(gè)光刻區(qū)域的最小寬度、掩模版上不同區(qū)域間的最小間距、雜質(zhì)間區(qū)域互相嵌套所需的最小包圍和圖形與圖形間的最小延伸.

我們利用華潤(rùn)上華工藝廠所提供的提1mm-BCD工藝生產(chǎn)線,結(jié)合MEDICE與Tsuprem4聯(lián)合仿真,設(shè)計(jì)了高壓LDMOS的版圖結(jié)構(gòu).

圖1 高壓LDMOS的版圖結(jié)構(gòu)圖

3.總結(jié)

本文詳細(xì)地介紹了一種新型的BCD工藝平臺(tái).在設(shè)計(jì)中,各類器件的兼容性設(shè)計(jì)成為我們考慮的重點(diǎn),在著重介紹了工藝平臺(tái)的部分主要版次后,對(duì)平臺(tái)整體的工藝流程進(jìn)行了詳細(xì)介紹.最后借助工藝平臺(tái)所提供的版圖設(shè)計(jì)規(guī)則,展示了高壓LDMOS器件的版圖設(shè)計(jì).

[1]喬明,方健,肖志強(qiáng),等.1200V+MR+DRESURF+LDMOS與BCD兼容工藝研究[J].半導(dǎo)體學(xué)報(bào),2006,27:68.

[2]Fang Jian,Yi Kun,Li Zhaoji,et al.On-state breakdown model for high voltage RESUEF LDMOS.Chinese Journal of Semiconductors,2005,26(3):437.

高大偉(1985-),男,內(nèi)蒙古包頭人,碩士研究生,現(xiàn)任職于電子科技大學(xué)成都學(xué)院.