余俊斌,嚴(yán) 帥,劉 欣,劉文怡*,高金轉(zhuǎn)

(1.中北大學(xué)電子測試技術(shù)重點(diǎn)實(shí)驗(yàn)室,太原 030051;2.中北大學(xué)儀器科學(xué)與動態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室,太原 030051;3.北京宇航系統(tǒng)工程研究所,北京 100076;4.北方自動控制技術(shù)研究所,太原 030006)

模塊化與通用化等效測試系統(tǒng)的設(shè)計(jì)*

余俊斌1,2,嚴(yán) 帥3,劉 欣4,劉文怡1,2*,高金轉(zhuǎn)1,2

(1.中北大學(xué)電子測試技術(shù)重點(diǎn)實(shí)驗(yàn)室,太原 030051;2.中北大學(xué)儀器科學(xué)與動態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室,太原 030051;3.北京宇航系統(tǒng)工程研究所,北京 100076;4.北方自動控制技術(shù)研究所,太原 030006)

針對目前外系統(tǒng)等效測試設(shè)備研發(fā)周期長,無法提高效率等問題,設(shè)計(jì)了一種模塊化、通用化的,能夠進(jìn)行批量化與標(biāo)準(zhǔn)化生產(chǎn)的測試設(shè)備。系統(tǒng)以FPGA作為主控核心,以太網(wǎng)和RS422總線分別作為上位機(jī)與背板和板間通信接口,再輔以各種具體的功能化的板卡,實(shí)現(xiàn)了任務(wù)所要求的信號的輸出,經(jīng)過測試,結(jié)果符合具體要求并且性能穩(wěn)定。體現(xiàn)了模塊化與通用化思想在設(shè)備研發(fā)中的重要作用?，F(xiàn)已成功應(yīng)用于某航天測試系統(tǒng)中。

電子技術(shù);模塊化;通用化;信號生成;等效器;W5300

火箭、導(dǎo)彈等設(shè)備在發(fā)射之前都會進(jìn)行相關(guān)的測試測量試驗(yàn),并且試驗(yàn)的參數(shù)種類之多、數(shù)據(jù)量之大。等效器設(shè)計(jì)的目的就是能夠模擬外系統(tǒng)向測試系統(tǒng)發(fā)送各種信號[1],例如:模擬量信號、數(shù)字量信號、交流量信號等。從而實(shí)現(xiàn)設(shè)備故障的快速定位,工作效率的提高以及測試系統(tǒng)可靠性得到了保障。

在當(dāng)今復(fù)雜的國際環(huán)境之下,我國各種武器裝備種類愈來愈多,同時(shí)試驗(yàn)頻率也愈發(fā)的加快。在這種趨勢之下,一種通用化、模塊化、研發(fā)周期短以及能夠標(biāo)準(zhǔn)化生產(chǎn)的等效器產(chǎn)品的設(shè)計(jì)研發(fā)與實(shí)現(xiàn)就顯得尤為重要。本文將對該等效器的整體設(shè)計(jì)理念、系統(tǒng)的硬件設(shè)計(jì)與軟件設(shè)計(jì)以及測試結(jié)果進(jìn)行簡要的闡述與驗(yàn)證。

1 系統(tǒng)整體設(shè)計(jì)

依據(jù)模塊化與通用化的指導(dǎo)思想,等效器按照功能實(shí)現(xiàn)的不同來分成不同的板卡,板卡間相互配合來完成測試任務(wù),為了能夠模擬各種信號,等效測試設(shè)備分為多級形式,系統(tǒng)總體設(shè)計(jì)框圖如圖1所示。上位機(jī)通過軟件經(jīng)以太網(wǎng)接口將命令或者數(shù)據(jù)發(fā)送給主背板,主背板通過FPGA芯片分析選擇將數(shù)據(jù)通過RS422接口發(fā)送給對應(yīng)的功能板或者次級背板。若數(shù)據(jù)發(fā)往次級背板,次級背板中的FPGA芯片會分析收到的數(shù)據(jù)來發(fā)送給對應(yīng)的功能板卡之中。最后,各功能板再將數(shù)據(jù)或者指令發(fā)送到測試系統(tǒng)。

圖1 系統(tǒng)總體設(shè)計(jì)框圖

本設(shè)計(jì)依據(jù)任務(wù)書要求,擬定模擬產(chǎn)生的信號有:可調(diào)節(jié)的直流電壓、正弦波與力矩電機(jī)交流信號、RS422/RS485控制指令信號、馬達(dá)電源信號、狀態(tài)脈沖信號以及轉(zhuǎn)速信號。

圖2 內(nèi)部通訊RS422接口電路

2 系統(tǒng)硬件設(shè)計(jì)

2.1 通信接口電路設(shè)計(jì)

在上位機(jī)通信接口方面,常用的接口方式由PCI、USB以及以太網(wǎng)接口模式。其中PCI接口方案需由上位機(jī)、功能機(jī)箱組合而成,這樣會使得操作不便并且會加大空間、重量成本;USB接口方案則是由于在測試過程中因?yàn)榻涌谒蓜訉?dǎo)致數(shù)據(jù)丟失或死機(jī)的情況出現(xiàn),可靠性無法得到保證。因此,本設(shè)計(jì)選用了WizNet公司的W5300芯片設(shè)計(jì)以太網(wǎng)作為網(wǎng)口通信,其優(yōu)點(diǎn)在于傳輸快、穩(wěn)定性與可靠性高。

W5300芯片集成了10/100M以太網(wǎng)控制器、MAC和TCP/IP協(xié)議棧[2],并依據(jù)任務(wù)書選擇16位數(shù)據(jù)總線來對芯片進(jìn)行配置。同時(shí),設(shè)置W5300為直接尋址模式,由FPGA來完成對其內(nèi)部寄存器的定義,這些寄存器有:MR(模式寄存器)、COMMOM(通用寄存器)、SOCKET(端口寄存器)。

2.2 內(nèi)部通訊接口電路設(shè)計(jì)

各個(gè)板卡之間通訊的設(shè)計(jì)采用了RS422接口,通過差分信號傳輸降低了外界的干擾并且傳輸速度快。為了增強(qiáng)主背板的擴(kuò)展性,將RS422發(fā)送與接收通道擴(kuò)展至16個(gè)。RS422信號收發(fā)芯片采用了DS26C31和DS26C32芯片,DS26C31作為發(fā)送端將TTL/CMOS電平轉(zhuǎn)化為差分信號傳送到接收端,接收芯片DS26C32再將差分信號轉(zhuǎn)化為TTL/CMOS電平后傳送到功能板卡的FPGA芯片中。每塊板卡由八片組成,電路圖如圖2所示。

2.3 模擬量板電路設(shè)計(jì)

模擬量板采用模塊化設(shè)計(jì),由FPGA作為主控芯片,其最大可輸出48路獨(dú)立的可調(diào)直流信號。當(dāng)模擬板通過RS422接口收到背板發(fā)送的命令之后,FPGA芯片會對其進(jìn)行處理,經(jīng)過數(shù)模隔離,控制數(shù)模轉(zhuǎn)換芯片AD5648產(chǎn)生直流信號,再經(jīng)過對其下拉偏置、信號放大后得到所需直流電壓信號。硬件結(jié)構(gòu)框圖如圖3所示。

圖3 模擬量板硬件結(jié)構(gòu)框圖

圖4 力矩電機(jī)模塊電路

在設(shè)計(jì)時(shí),為了避免收到的數(shù)字信號與輸出的模擬信號產(chǎn)生互相干擾,使用了數(shù)字隔離芯片ADUM1400來解決此問題。為實(shí)現(xiàn)輸出的直流信號的高精度、高可靠性,直流模擬量信號模塊采用了AD5648數(shù)模轉(zhuǎn)換芯片。

設(shè)備要求輸出56路幅值-10 V～10 V、28路幅值-5 V～5 V、10路幅值-15 V～15 V、5路+28V、5路+33 V,誤差為±100 mV的直流模擬信號。所以為了滿足任務(wù)要求,還需對信號進(jìn)行下拉偏置、放大,從而得到正負(fù)的電壓值。

2.4 交流量板電路設(shè)計(jì)

2.4.1 正弦波模塊

根據(jù)要求,設(shè)備需模擬外系統(tǒng)為被測設(shè)備提供三路獨(dú)立的正弦波,分別為:頻率2 kHz,幅值4 V;頻率4 kHz,幅值5.5 V;頻率8 kHz,幅值9 V。硬件振蕩電路和直接數(shù)字式頻率合成器DDS(Direct Digital Synthesizer)數(shù)字合成技術(shù)是產(chǎn)生正弦波信號的兩種方法[3]。本設(shè)計(jì)中采用AD558數(shù)模轉(zhuǎn)換芯片,由2位控制引腳和8位數(shù)據(jù)引腳組成。對VOUTSENSE和VOUTSELECT引腳使用不同的連接方式可以輸出0～2.56 V和0～10 V不同的電壓值,同時(shí)精度達(dá)±1/2 LSB[4]。

2.4.2 力矩電機(jī)模塊

根據(jù)要求,設(shè)備需要模擬產(chǎn)生幅值28 V,頻率17 kHz的4路力矩電機(jī)信號,10檔可調(diào)占空比。設(shè)計(jì)選用了L298N芯片,該芯片有4路邏輯驅(qū)動引腳和2路使能控制引腳,電路連接如圖4所示。ljdj_ZF+與ljdj_ZF-、ljdj_YF′+與ljdj_YF′-互為一對電機(jī)邏輯輸入控制引腳,高電平使能信號由EN A、EN B端引腳輸入,輸出端接入保護(hù)電阻和二極管是為了防止輸出電壓過載損壞器件L298N。

2.5 串行數(shù)字量板電路設(shè)計(jì)

該功能板實(shí)現(xiàn)的功能是輸出RS485、RS422以及帶電和不帶電控制指令。由于實(shí)現(xiàn)的信號路數(shù)多,為了產(chǎn)品的通用化與模塊化,此功能板由RS485模塊、RS422模塊以及指令開關(guān)模塊組成。

2.5.1 RS485模塊硬件電路設(shè)計(jì)

設(shè)計(jì)為了提高在惡劣環(huán)境下系統(tǒng)工作的可靠性,選用了抗雷擊RS485驅(qū)動芯片SN55LBC176,并且加入了高速光電耦合隔離器HCPL-0631芯片來優(yōu)化電路的抗電磁干擾能力,同時(shí)輸入端加入極小電阻的發(fā)光二極管以減少尖峰脈沖和噪聲的干擾[5]。

2.5.2 RS422模塊硬件電路設(shè)計(jì)

如圖5所示,根據(jù)要求輸出3路RS422信號,設(shè)計(jì)中采用了DS26C31和DS26C32來實(shí)現(xiàn)數(shù)據(jù)的發(fā)送和接收。為了提高通用性的特點(diǎn),在PCB布板的時(shí)候,設(shè)計(jì)同一電路可以分別使用發(fā)送驅(qū)動器或接收驅(qū)動器,通過選擇電阻焊盤來實(shí)現(xiàn)每個(gè)通道的邏輯電平信號端和422負(fù)端的轉(zhuǎn)換。

圖5 RS422收發(fā)電路設(shè)計(jì)

2.5.3 指令開關(guān)模塊硬件電路設(shè)計(jì)

指令開關(guān)信號由帶電指令開關(guān)信號和不帶電指令開關(guān)信號組成[6]。設(shè)計(jì)選用了AQY210光耦開關(guān)器件實(shí)現(xiàn)這一功能,帶電指令由等效器發(fā)出,模擬輸出指定的控制指令所需電壓;不帶電指令用于控制系統(tǒng)和執(zhí)行儀器兩端電氣連接的開關(guān)。

3 系統(tǒng)軟件設(shè)計(jì)

3.1 W5300通信接口控制邏輯設(shè)計(jì)

W5300實(shí)現(xiàn)以太網(wǎng)通信主要有復(fù)位、初始化、數(shù)據(jù)接收和數(shù)據(jù)發(fā)送4個(gè)步驟[7]。FPGA對各個(gè)寄存器初始化和賦值的數(shù)據(jù)以十六進(jìn)制的形式保存在ROM中,當(dāng)系統(tǒng)上電以后,W5300收到FPGA發(fā)送的ROM中的代碼,進(jìn)行初始化。初始化完成后,可通過W5300提供的自動ping響應(yīng)功能驗(yàn)證是否完成初始化。

圖6 使用ping命令檢驗(yàn)W5300初始化成功

如圖6所示,通過計(jì)算機(jī)的DOS命令框中鍵入ping命令和計(jì)算機(jī)的IP地址驗(yàn)證了初始化完成。

3.2 模擬量板邏輯設(shè)計(jì)

設(shè)計(jì)中使用了6個(gè)AD5648芯片,每個(gè)芯片能夠產(chǎn)生獨(dú)立的8路輸出,于是將48路一一編址。每次啟動AD5648時(shí)FPGA都通過輪詢的方式設(shè)置所有的48通道。AD5648的時(shí)序設(shè)計(jì)如圖7所示。當(dāng)SYNC置低時(shí),AD5648開始進(jìn)行寫操作,串行數(shù)據(jù)輸入引腳DIN伴隨著每個(gè)時(shí)鐘SCLK的下降沿而被寫入移位寄存器中。當(dāng)SCLK控制時(shí)鐘的第32個(gè)下降沿觸發(fā)時(shí),DIN口輸入數(shù)據(jù)的最后一位被鎖存在寄存器中,通過更新DAC寄存器來執(zhí)行信號的輸出[8-9]。當(dāng)32位數(shù)據(jù)被全部寫入寄存器后以及下一次寫入指令到來之前,SYNC又重新被置高。

圖7 AD5648時(shí)序邏輯設(shè)計(jì)

3.3 力矩電機(jī)模塊時(shí)序邏輯設(shè)計(jì)

設(shè)計(jì)要求產(chǎn)生17 kHz方波力矩電機(jī)信號。系統(tǒng)設(shè)置當(dāng)ENA使能開啟,IN1為高,IN2為低,輸出OUT1為高,OUT2為低以及在后端負(fù)載連接的情況下,電流方向?yàn)閺腛UT1到OUT2,以此方向電流所占整個(gè)變化時(shí)間周期的比例為10檔可調(diào)的系數(shù)。在FPGA的時(shí)序設(shè)計(jì)中采用的晶振為18.432 MHz,則輸出一個(gè)信號的完整周期需要1084次計(jì)數(shù)。假如輸出占空比為20%的力矩電機(jī)信號時(shí),上位機(jī)首先計(jì)算(20/100)×1 084=217,并換算成16進(jìn)制為00H,D9H。上位機(jī)將00H,D9H兩字節(jié)組合在命令幀結(jié)構(gòu)中,打包下發(fā)給FPGA進(jìn)行解析。FPGA在輸出力矩電機(jī)時(shí)開始計(jì)數(shù),當(dāng)計(jì)數(shù)到217時(shí)IN1與IN2信號翻轉(zhuǎn),翻轉(zhuǎn)后的信號一直維持到第1 084次計(jì)數(shù)結(jié)束,從而完成一個(gè)信號周期內(nèi)的操作。時(shí)序邏輯如圖8所示。

圖8 力矩電機(jī)時(shí)序邏輯設(shè)計(jì)

4 測試結(jié)果顯示

通過以太網(wǎng)將上位機(jī)與測試設(shè)備連接,將上位機(jī)IP地址設(shè)為192.168.0.3,主控板卡端IP地址為192.168.0.2。打開軟件連接網(wǎng)絡(luò)成功后,便可通過上位機(jī)軟件發(fā)送指令到等效測試系統(tǒng)中實(shí)現(xiàn)相應(yīng)的功能。

任務(wù)要求產(chǎn)生4路28 V的力矩電機(jī)信號占空比分10檔可調(diào)。通過上位機(jī)軟件選擇下拉框中的值來輸出不同占空比,系統(tǒng)默認(rèn)選擇輸出占空比為0.5。如圖9所示,左右兩圖為第1路和第2路信號輸出,占空比分別為0.5和0.2。

圖10所示為RS422發(fā)送測試結(jié)果,在上位機(jī)軟件選擇發(fā)送固定數(shù)模式,發(fā)送數(shù)值為AA,首先發(fā)送幀頭“55AA”,通過示波器所采集到的波形為串行二進(jìn)制碼“0101010101 0010101011”。由于在RS422發(fā)送中會先發(fā)低位,再發(fā)高位,所以去除起始位和停止位,將高位和低位互換,其發(fā)送的二進(jìn)制數(shù)據(jù)為“1010 1010 0101 0101”即十六進(jìn)制表示為“55AA”。發(fā)送數(shù)據(jù)與測量值相同,發(fā)送正確。

圖9 力矩電機(jī)信號上位機(jī)界面及示波器結(jié)果

圖10 RS422信號

5 結(jié)束語

本文設(shè)計(jì)的等效器采用了模塊化、通用化的思想,極大地做到了滿足目前任務(wù)需求的前提下也可以為其他等效器的生產(chǎn)節(jié)省了寶貴的時(shí)間精力,擁有很強(qiáng)的拓展性。根據(jù)測試結(jié)果顯示,任務(wù)要求全部實(shí)現(xiàn)?，F(xiàn)已成功應(yīng)用于某航天測試項(xiàng)目之中。

[1] 張昊. 基于PCI總線的外系統(tǒng)等效器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 太原:中北大學(xué),2014.

[2] 李勛,劉文怡. 基于FPGA的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)[J]. 自動化與儀表,2014(5):57-60.

[3] 劉晨暉,任勇峰,李輝景,等. 基于FPGA的多接口PCM傳輸系統(tǒng)的設(shè)計(jì)[J]. 電子器件,2016,39(2):324-328.

[4] 賈玉臣,吳嗣亮. 正弦信號源直接數(shù)字合成的實(shí)現(xiàn)[J]. 北京理工大學(xué)學(xué)報(bào),2005,25(9):815-818.

[5] 王玥. 基于FPGA實(shí)現(xiàn)的任意波形發(fā)生器的設(shè)計(jì)與研究[J]. 大眾科技,2012,14(4):47-49.

[6] 張會新,張鳳英,馬睿,等. 一種多指令信號源遙測系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子器件,2015,38(2):458-462.

[7] 張鳳英,張會新,劉文怡. 基于W5300的多通道模擬信號源的設(shè)計(jì)與實(shí)現(xiàn)[J]. 計(jì)算機(jī)測量與控制,2014(12):4204-4206.

[8] 馬睿,張會新,翟成瑞. 一種新型遙測模擬測試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 電子器件,2015,38(1):160-165.

[9] 甄國涌,褚建平,劉東海. 通用型數(shù)據(jù)傳輸?shù)刃Ы涌诳ㄔO(shè)計(jì)[J]. 電子器件,2016,39(4):856-860.

TheDesignofanEquivalentTestSystemforModularandUniversal*

YUJunbin1,2,YANShuai1,2,LIUXin4,LIUWenyi1,2*,GAOJinzhuan1,2

(1.National Key Laboratory for Electronic Measurement Technology,Taiyuan 030051,China;2.Key Laboratory of Instrumentation Science and Dynamic Measurement of Ministry of Education,Taiyuan 030051,China;3.Beijing Institute of Astronautics System Engineering,Beijing 100076,China;4.CNGC Nonrth Automatic Control Technology Institute,Taiyuan 030006,China)

In view of the long development cycle of external system of equivalent device,and the improvement of the efficiency of the device,a modular and universal equivalent device is designed. System uses FPGA as the control core,RS422 bus and Ethernet respectively as communication interface between PC and the backplane and board,supplemented by a variety of specific functions of the board to achieve the output signal. After testing the results accord with the specific requirements. It reflects the important role of modularization and universal thought in the research and development of equipment. Now it has been successfully used in the test space craft systems.

electronic technique;modularization;universal;signal generation;equivalent device;W5300

10.3969/j.issn.1005-9490.2017.05.025

項(xiàng)目來源:國家自然科學(xué)基金項(xiàng)目(51275491)

2016-08-18修改日期2016-10-08

TP274

A

1005-9490(2017)05-1178-07

余俊斌(1992-),男,漢族,山西平定人,中北大學(xué)在讀博士,研究方向?yàn)槲⒓{傳感器件與測試技術(shù),387768705@qq.com;

劉文怡(1970-),男,漢族,山西嵐縣人,中北大學(xué)儀器與電子學(xué)院碩士生導(dǎo)師,教授,研究方向?yàn)槲⒓{傳感與測試技術(shù),liuwenyi@nuc.edu.cn。