周玉清, 薛小樂(lè), 黎玉剛, 駱 盛

(中國(guó)兵器工業(yè)第203研究所, 西安 710065)

跨平臺(tái)武器系統(tǒng)總線同步時(shí)鐘發(fā)生技術(shù)研究*

周玉清, 薛小樂(lè), 黎玉剛, 駱 盛

(中國(guó)兵器工業(yè)第203研究所, 西安 710065)

提出一種新穎的跨平臺(tái)武器系統(tǒng)總線同步時(shí)鐘發(fā)生技術(shù),該技術(shù)采用相位延遲、中斷窗口等方法,降低了傳統(tǒng)直接觸發(fā)技術(shù)帶來(lái)的誤差,提高了總線同步時(shí)鐘發(fā)生器的容錯(cuò)性以及武器的安全性。并且,把該技術(shù)用于某武器系統(tǒng)的時(shí)鐘同步系統(tǒng)中,從而驗(yàn)證了方法的可行性和有效性。

通信總線;同步時(shí)鐘;相位延遲;中斷窗口;ARM

0 引言

武器系統(tǒng)發(fā)射平臺(tái)多樣化是其重要的發(fā)展方向[1]。當(dāng)一個(gè)子系統(tǒng)與其它平臺(tái)大系統(tǒng)進(jìn)行融合時(shí),大系統(tǒng)常常要求子系統(tǒng)協(xié)同工作。這種協(xié)同工作可能是異步或同步的[2]。異步工作時(shí),要求某系統(tǒng)按照自身特有的時(shí)序獨(dú)立工作,與其它子系統(tǒng)互不干涉,在任務(wù)完成后交換結(jié)果;同步工作時(shí),要求按照統(tǒng)一的步調(diào)同時(shí)工作,在某個(gè)子系統(tǒng)/部件完成此刻工作,另外一個(gè)子系統(tǒng)/部件開(kāi)始下一步工作。目前,進(jìn)行分布式武器系統(tǒng)集成時(shí),主要涉及同步技術(shù),其研究重點(diǎn)集中在外同步、主從同步、保持同步、獨(dú)立同步、NTP等方面[3-9]。由于某子系統(tǒng)可能有其獨(dú)立的同步時(shí)鐘,若要確保武器系統(tǒng)工作正常安全有序、總線數(shù)據(jù)傳輸通暢,必須進(jìn)行時(shí)鐘信號(hào)統(tǒng)一管理,因此,深入研究跨平臺(tái)下的總線同步時(shí)鐘發(fā)生技術(shù)具有重要現(xiàn)實(shí)意義和應(yīng)用價(jià)值。

1 總線同步時(shí)鐘脈沖信號(hào)需求分析

某平臺(tái)下武器系統(tǒng)包括3個(gè)層次:大系統(tǒng)、時(shí)鐘同步系統(tǒng)、子系統(tǒng)。其中大系統(tǒng)產(chǎn)生周期為T的脈沖信號(hào);子系統(tǒng)按照周期為2T的時(shí)鐘節(jié)拍進(jìn)行工作;時(shí)鐘同步系統(tǒng)起到兩者時(shí)鐘同步的作用。因此,進(jìn)行同步時(shí)鐘設(shè)計(jì)時(shí),應(yīng)考慮如下需求:

1)子系統(tǒng)以大系統(tǒng)周期T的上升沿作為自身周期2T的啟動(dòng)信號(hào),即外部觸發(fā)時(shí)鐘,每間隔2T與大系統(tǒng)同步1次。

2)子系統(tǒng)對(duì)2T時(shí)間段進(jìn)行分時(shí),通常分為20個(gè)均勻間隔,在每個(gè)時(shí)刻某個(gè)部件完成相應(yīng)的任務(wù)工作,如圖1所示,大系統(tǒng)、部件i、部件j、部件k、部件m、部件p分別在每個(gè)周期的ti、tj、tk、tm、tp等時(shí)刻占用數(shù)據(jù)總線,進(jìn)行數(shù)據(jù)通信。

3)為提高武器系統(tǒng)運(yùn)行的安全性,一旦大系統(tǒng)同步時(shí)鐘脈沖丟失,時(shí)鐘同步系統(tǒng)能夠獨(dú)立產(chǎn)生周期為2T的同步時(shí)鐘信號(hào),保證小系統(tǒng)正常工作。

2 總線同步時(shí)鐘脈沖信號(hào)發(fā)生方法

1)直接發(fā)生法

總線同步時(shí)鐘發(fā)生通常采用直接發(fā)生法,其工作原理如圖1(a)所示,周期為T的外部時(shí)鐘上升沿觸發(fā)計(jì)數(shù)器0,每觸發(fā)1次,計(jì)數(shù)器0累加1;計(jì)數(shù)器0每奇數(shù)個(gè)上升沿觸發(fā)定時(shí)器1,定時(shí)器1開(kāi)始延時(shí),對(duì)周期為2T的同步時(shí)鐘的占空比調(diào)節(jié)以及均間隔分時(shí);1.9T后,定時(shí)器1停止定時(shí)。同步時(shí)鐘直接發(fā)生法原理簡(jiǎn)單,但可靠性和容錯(cuò)性都不高。當(dāng)外部時(shí)鐘間斷觸發(fā)或丟失時(shí),計(jì)數(shù)器0不按照正常節(jié)拍累加,將導(dǎo)致同步脈沖紊亂;此外,外部時(shí)鐘信號(hào)丟失時(shí),同步信號(hào)不能繼續(xù)產(chǎn)生周期為2T的同步信號(hào)。如圖1(a)所示,當(dāng)?shù)?個(gè)外部脈沖丟失,第6個(gè)、第7個(gè)脈沖按時(shí)來(lái)時(shí),同步時(shí)鐘的周期將是3T,從而出現(xiàn)錯(cuò)誤。

2)定時(shí)發(fā)生法

為提高直接發(fā)生法的可靠性和容錯(cuò)性,提出一種同步時(shí)鐘定時(shí)判斷發(fā)生法。定時(shí)發(fā)生法的工作原理如圖1(b)所示。打開(kāi)計(jì)數(shù)器0中斷使能,周期為T的外部時(shí)鐘上升沿觸發(fā)計(jì)數(shù)器0和定時(shí)器1。計(jì)數(shù)器0置中斷標(biāo)志;定時(shí)器1開(kāi)始定時(shí),一方面用于同步時(shí)鐘占空比調(diào)節(jié),另一方面用于均間隔分時(shí)。當(dāng)定時(shí)器1定時(shí)為T/2,清計(jì)數(shù)器0中斷標(biāo)志。當(dāng)定時(shí)器1定時(shí)到1.8T時(shí),判斷計(jì)數(shù)器0標(biāo)志是否為0,若為0,說(shuō)明第偶數(shù)個(gè)外部脈沖丟失,此時(shí),定時(shí)器1搶過(guò)定時(shí)控制權(quán),繼續(xù)發(fā)生周期為2T的同步脈沖;若為1,清計(jì)數(shù)器0中斷標(biāo)志,定時(shí)器1繼續(xù)定時(shí),并在[2T-tp/2,2T+tp/2]區(qū)間查詢計(jì)數(shù)器0中斷標(biāo)志,判斷第奇數(shù)個(gè)外部脈沖是否到來(lái),若查到,則定時(shí)器1從零開(kāi)始定時(shí),新的一周同步脈沖開(kāi)始,并使計(jì)數(shù)器0中斷標(biāo)志為0;若查不到,定時(shí)器1搶過(guò)定時(shí)控制權(quán),繼續(xù)發(fā)生周期為2T的同步脈沖。其中tp由系統(tǒng)所能承受的外部時(shí)鐘周期的最大誤差所確定。

顯然,定時(shí)發(fā)生法具有很高的容錯(cuò)性。由于外部同步脈沖精度一般是微秒級(jí)的,同步脈沖定時(shí)發(fā)生法采用在[2T-tp/2,2T+tp/2]判斷的策略,判斷語(yǔ)句將引起誤差。不同時(shí)間尺度的判斷語(yǔ)句引起的誤差也不同,時(shí)間尺度越小,判斷語(yǔ)句占用的時(shí)間就越小。如圖1(b)所示,時(shí)間尺度ts1比ts2造成的誤差小。

3)相位延遲發(fā)生法

為進(jìn)一步提高定時(shí)發(fā)生法的同步準(zhǔn)確性,在其基礎(chǔ)上,提出一種相位延遲法。相位延遲法的工作原理如圖1(c)所示。

打開(kāi)定時(shí)器0中斷使能,周期為T的外部時(shí)鐘上升沿觸發(fā)定時(shí)器0,定時(shí)器0觸發(fā)定時(shí)器1。定時(shí)器1開(kāi)始定時(shí),并關(guān)定時(shí)器0中斷使能。當(dāng)定時(shí)器1定時(shí)到T-tp時(shí),打開(kāi)定時(shí)器0中斷使能。定時(shí)器1定時(shí)到T時(shí),觸發(fā)定時(shí)器2,定時(shí)器1清0,定時(shí)器2開(kāi)始定時(shí),用于同步時(shí)鐘占空比調(diào)節(jié)和均間隔分時(shí)。并且,當(dāng)定時(shí)器2定時(shí)到tp,關(guān)定時(shí)器0中斷使能。當(dāng)定時(shí)器2定時(shí)到0.9T時(shí),判斷定時(shí)器0中斷標(biāo)志是否為1,若為1,繼續(xù)定時(shí),否則說(shuō)明第偶數(shù)個(gè)脈沖異常,此時(shí),定時(shí)器2搶過(guò)定時(shí)控制權(quán),繼續(xù)發(fā)生周期為2T的同步脈沖。定時(shí)器2定時(shí)到T-tw時(shí),定時(shí)器0打開(kāi)中斷使能;定時(shí)器2定時(shí)到T+tp時(shí),定時(shí)器0關(guān)中斷使能,若在[T-tp,T+tp]區(qū)間,有外部脈沖觸發(fā)。定時(shí)器1自動(dòng)定時(shí)。當(dāng)定時(shí)器2定時(shí)到1.9T時(shí),判計(jì)數(shù)器0標(biāo)志是否為1,若為1,定時(shí)器2定時(shí)清0;若為0,說(shuō)明第奇數(shù)個(gè)外部脈沖丟失,定時(shí)器2搶過(guò)定時(shí)控制權(quán),繼續(xù)發(fā)生周期為2T的同步脈沖。當(dāng)定時(shí)器1定時(shí)到T時(shí)刻,觸發(fā)定時(shí)器2進(jìn)行新一輪周期定時(shí)。

相位延遲法的工作原理體現(xiàn)兩個(gè)特點(diǎn):

①外部時(shí)鐘是否丟失判斷時(shí)刻選在第0.9T、1.9T,判斷語(yǔ)句不導(dǎo)致同步時(shí)鐘產(chǎn)生誤差,從而提高同步時(shí)鐘的準(zhǔn)確性;

②增加[T-tp,T+tp]區(qū)間的中斷窗口,可對(duì)外部脈沖周期進(jìn)行選擇。

3 同步時(shí)鐘誤差分析

若外部觸發(fā)時(shí)鐘為T-ΔTt,其中ΔTt為偏離誤差,根據(jù)總線同步時(shí)鐘觸發(fā)原理,則合成后的理論同步時(shí)鐘應(yīng)為2(T-ΔTt)。在實(shí)際工作中,由于芯片延遲、軟件調(diào)度、晶振漂移等原因產(chǎn)生的誤差ΔTs,實(shí)際合成的時(shí)鐘應(yīng)為2(Tt-ΔT)+ΔTs。進(jìn)行外部觸發(fā)時(shí)鐘和合成時(shí)鐘進(jìn)行比較,則同步時(shí)鐘誤差為ΔTs。ΔTs是考核時(shí)鐘同步特性的重要指標(biāo),為便于分析,同步時(shí)鐘誤差通常采用百分比的形式表示,即:

(1)

4 案例研究

4.1 系統(tǒng)要求

某子系統(tǒng)與大系統(tǒng)進(jìn)行系統(tǒng)集成時(shí),大系統(tǒng)采用周期為10 ms的總線同步時(shí)鐘,子系統(tǒng)采用周期20 ms的同步時(shí)鐘。若保證大系統(tǒng)通暢工作,必須對(duì)跨平臺(tái)的總線同步信號(hào)進(jìn)行協(xié)同控制。并要求1路輸入,多路輸出,每20 ms校準(zhǔn)1次;當(dāng)外部同步時(shí)鐘10 ms丟失時(shí),繼續(xù)產(chǎn)生20 ms時(shí)鐘信號(hào),以保證武器系統(tǒng)的安全性。

4.2 硬件設(shè)計(jì)

為實(shí)現(xiàn)上述要求,搭建一種基于ARM7 LPC2478的時(shí)鐘同步系統(tǒng)。為保持與大平臺(tái)的AM26LS31信號(hào)兼容,同步時(shí)鐘系統(tǒng)采用AM26LS32進(jìn)行差分信號(hào)接收,然后合成單端信號(hào)通過(guò)磁隔離芯片ADUM1200[10],進(jìn)入LPC2478中產(chǎn)生全局中斷。主控芯片按照相位延遲法發(fā)生原理,產(chǎn)生多路周期20 ms的同步信號(hào),通過(guò)磁隔離芯片ADUM1200進(jìn)入差分芯片MAX488中。差分芯片MAX488與子系統(tǒng)的子部件連接,協(xié)調(diào)與各子部件按節(jié)拍工作。

4.3 軟件設(shè)計(jì)

系統(tǒng)軟件主要包括10 ms外部觸發(fā)信號(hào)粗校驗(yàn)子程序、10 ms外部觸發(fā)信號(hào)測(cè)量子程序、20 ms同步時(shí)鐘發(fā)生子程序。10 ms外部觸發(fā)信號(hào)粗校驗(yàn)子程序主要用于查看10 ms信號(hào)是否到來(lái),粗檢驗(yàn)原理如下:系統(tǒng)定時(shí)1 s,程序查看這一時(shí)間區(qū)間的10 ms觸發(fā)系統(tǒng)中斷的個(gè)數(shù);嚴(yán)格意義上講,若外部10 ms沒(méi)有誤差,10 ms中斷個(gè)數(shù)應(yīng)為100個(gè),但10 ms信號(hào)有可能出現(xiàn)誤差,則中斷個(gè)數(shù)有偏差;一般認(rèn)為中斷個(gè)數(shù)落在95～105區(qū)間,則認(rèn)為外部10 ms信號(hào)正常到來(lái)。10 ms外部觸發(fā)信號(hào)測(cè)量子程序主要用于獲取外部10 ms信號(hào)的真實(shí)值。方法如下:打開(kāi)系統(tǒng)計(jì)數(shù)器,分別測(cè)量100個(gè)外部10 ms的信號(hào),然后把100個(gè)測(cè)量值進(jìn)行均化處理,從而獲得比較精確的10 ms真實(shí)值。當(dāng)外部10 ms觸發(fā)信號(hào)丟失時(shí),系統(tǒng)自動(dòng)產(chǎn)生2倍的10 ms真實(shí)值,從而減少由于外部時(shí)鐘晶振和信號(hào)轉(zhuǎn)換器時(shí)鐘晶振差異造成的周期誤差漂移。20 ms同步時(shí)鐘發(fā)生子程序包括10 ms正常和丟失兩個(gè)狀態(tài),產(chǎn)生原理采用相位延遲發(fā)生法,這里不再贅述。

4.4 試驗(yàn)分析

采用高精度信號(hào)發(fā)生器產(chǎn)生不同偏差的10 ms外部觸發(fā)信號(hào);邏輯分析儀分別接在10 ms外部觸發(fā)信號(hào)和20 ms同步時(shí)鐘端,用于獲取兩者真實(shí)值。試驗(yàn)分為兩個(gè)模式:10 ms正常狀態(tài)以及10 ms丟失狀態(tài)。

0 ms正常狀態(tài)下,試驗(yàn)時(shí),其觸發(fā)信號(hào)、同步時(shí)鐘及其誤差如表1所示,其均化誤差為:

10 ms丟失狀態(tài)下試驗(yàn)步驟如下:提供外部觸發(fā)時(shí)鐘為9.999 ms;時(shí)鐘同步系統(tǒng)正常工作10 s后,物理斷掉外部觸發(fā)信號(hào),連續(xù)獲取10個(gè)周期的同步時(shí)鐘如表2所示。

表1 同步時(shí)鐘誤差試驗(yàn)分析表

因此,10 ms丟失狀態(tài)下的均化誤差約為:

上述試驗(yàn)表明該系統(tǒng)具有很高的時(shí)鐘同步精度且有很好的容錯(cuò)性,從而證明了同步時(shí)鐘相位延遲發(fā)生法的可行性和準(zhǔn)確性。值得說(shuō)明的是:10 ms丟失狀態(tài)下的均化同步誤差小于正常狀態(tài)下的均化同步誤差,原因在于10 ms丟失狀態(tài)下,同步時(shí)鐘由系統(tǒng)自動(dòng)產(chǎn)生,減少了外部觸發(fā)軟件調(diào)度環(huán)節(jié)。

表2 10 ms丟失狀態(tài)下試驗(yàn)

5 結(jié)論

提出一種新穎的跨平臺(tái)武器系統(tǒng)同步信號(hào)發(fā)生技術(shù),通過(guò)理論分析和試驗(yàn)研究,可得出如下結(jié)論:提出的同步信號(hào)相位延遲發(fā)生技術(shù),大大降低了傳統(tǒng)直接觸發(fā)法的同步誤差,提高了時(shí)鐘同步精度以及系統(tǒng)的可靠性和容錯(cuò)性;同步信號(hào)相位延遲發(fā)生技術(shù)原理簡(jiǎn)單,在ARM、DSP、單片機(jī)、FPGA等平臺(tái)易于實(shí)現(xiàn)。

[1] 中國(guó)科學(xué)技術(shù)協(xié)會(huì). 2008—2009兵器科學(xué)技術(shù)學(xué)科發(fā)展報(bào)告 [M]. 北京: 中國(guó)科學(xué)技術(shù)出版社, 2009: 2-3.

[2] 魏建峰, 王濤, 張瑩, 等. 基于CPLD的火控系統(tǒng)CAN總線同步信號(hào)發(fā)生器的設(shè)計(jì) [J]. 彈箭與制導(dǎo)學(xué)報(bào), 2008, 28(6): 247-249.

[3] 裴?？? 基于捷聯(lián)基準(zhǔn)及變形測(cè)量的分布式姿態(tài)基準(zhǔn)系統(tǒng)研究 [D]. 南京: 東南大學(xué), 2005.

[4] 王剛, 喬純捷, 王躍科. 基于時(shí)鐘同步的分布式實(shí)時(shí)系統(tǒng)監(jiān)控 [J]. 電子測(cè)量與儀器學(xué)報(bào), 2010, 24(3): 274-278.

[5] 趙建強(qiáng). 分布式系統(tǒng)高精度時(shí)間同步技術(shù)研究 [D]. 成都: 四川大學(xué), 2005.

[6] LAMPORT L. Time, clocks, and the ordering of events in a distributed system [J]. Communication of the ACM, 1978, 21(7): 558-565.

[7] SRIKANTH T K, TOUEG Sam. Optimal clock synchronization [J]. Journal of the Association for Computing Machinery, 1987, 34(3): 626-645.

[8] 潘玉林, 姚新宇, 陳勇, 等. 并行分布實(shí)時(shí)仿真的高精度時(shí)間管理 [J]. 系統(tǒng)仿真學(xué)報(bào), 2009, 21(增刊2): 154-156.

[9] 劉晚春, 李峭, 何鋒, 等. 時(shí)間觸發(fā)以太網(wǎng)同步及調(diào)度機(jī)制的研究 [J]. 航空計(jì)算技術(shù), 2011, 41(4): 122-127.

[10] 田野, 桂欣, 李一兵. 基于ADuM540x隔離通信電路的設(shè)計(jì)與實(shí)現(xiàn) [J]. 哈爾濱商業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版), 2009, 25(5): 574-577.

InvestigationonBusSynchronousClockGeneratingTechnologyofCrossPlatformWeaponSystem

ZHOU Yuqing, XUE Xiaole, LI Yugang, LUO Sheng

(No.203 Research Institute of China Ordnance Industries, Xi’an 710065, China)

A novel bus synchronous clock generating technology of cross platform weapon system was proposed, which adopted phase delay, interrupt window methods to reduce the error caused by the traditional direct triggering technology and enhance the fault tolerance of bus synchronous clock producer and the safety of arm system. Furthermore, the technique was applied to the clock synchronization system of a weapon system, and the feasibility and effectiveness of the method was verified.

communication bus; synchronous clock; phase delay; interrupt window; ARM

TP274

A

2016-09-18

周玉清(1978-),男,安徽臨泉人,高級(jí)工程師,博士,研究方向:武器系統(tǒng)綜合測(cè)試技術(shù)。