蔡長(zhǎng)虹，江啟芬

（揚(yáng)州華鼎電器有限公司，江蘇揚(yáng)州225127）

1 引言

隨著電力電子等開(kāi)關(guān)電器的大量使用，其所造成的電網(wǎng)電壓的過(guò)壓欠壓、電壓暫降及諧波［1－3］等電壓質(zhì)量問(wèn)題日趨嚴(yán)重，這些問(wèn)題導(dǎo)致了一些重要的負(fù)載或?qū)﹄娔苜|(zhì)量敏感的設(shè)備的性能降低、故障增多或壽命縮短。為直接有效地解決這一問(wèn)題，在電網(wǎng)和敏感負(fù)荷之間加裝一串聯(lián)型有源電壓質(zhì)量治理裝置［4－6］，即在供電電源和負(fù)荷之間連接一可控電壓源，通過(guò)向電網(wǎng)注入補(bǔ)償電壓來(lái)保證用戶(hù)端的電壓質(zhì)量。該方法由于使用的是串聯(lián)裝置，僅需要補(bǔ)償系統(tǒng)電壓的畸變和與額定值相差的部分，補(bǔ)償?shù)哪芰咳耘f直接來(lái)自電網(wǎng)并提供給負(fù)載，所以通常它們具有更高的效率。

大多數(shù)串聯(lián)交流電壓質(zhì)量治理裝置的主電路部分都采用兩電平結(jié)構(gòu)［4］，使用變壓器與電網(wǎng)進(jìn)行耦合或隔離，這種兩電平結(jié)構(gòu)中的變壓器，其非線性的特點(diǎn)會(huì)導(dǎo)致磁飽和現(xiàn)象的出現(xiàn)，增加裝置的損耗并且存在體積大、成本高等問(wèn)題。

針對(duì)上面兩電平有耦合變壓器的串聯(lián)交流電壓質(zhì)量治理裝置所存在的問(wèn)題，本文在主電路設(shè)計(jì)上采用了無(wú)耦合變壓器的兩電平半橋逆變器拓?fù)浣Y(jié)構(gòu)，較之其他兩電平結(jié)構(gòu)具有開(kāi)關(guān)器件少且橋臂之間不存在耦合等優(yōu)點(diǎn)，即能實(shí)現(xiàn)各種電網(wǎng)電壓質(zhì)量問(wèn)題的治理，并且這種無(wú)耦合變壓器治理裝置具有補(bǔ)償性能好、體積小、重量輕和成本低等特點(diǎn)。

在控制系統(tǒng)化設(shè)計(jì)方面，本文采用了基于DSP和FPGA的純數(shù)字化控制方案，其中FPGA主要負(fù)責(zé)數(shù)據(jù)的實(shí)時(shí)采集與計(jì)算處理、系統(tǒng)狀態(tài)反饋、故障保護(hù)處理、控制環(huán)的實(shí)現(xiàn)、脈沖信號(hào)產(chǎn)生等；DSP主要負(fù)責(zé)通信及諧波電壓分析檢測(cè)。這種方案將DSP的高速運(yùn)算及高效通訊能力與FPGA的高效并行處理能力相結(jié)合，使得系統(tǒng)運(yùn)算速度快、結(jié)構(gòu)靈活、適用性強(qiáng)。在控制算法方面，本文提出了一種融入重復(fù)控制、有源阻尼等控制方法，獲得了很好的補(bǔ)償效果。最后通過(guò)所研制的7.5kVA設(shè)備樣機(jī)對(duì)以上設(shè)計(jì)方案進(jìn)行了驗(yàn)證，結(jié)果證明了本文所設(shè)計(jì)的拓?fù)浼翱刂撇呗哉_有效。

2 單相串聯(lián)型交流電壓質(zhì)量治理裝置的結(jié)構(gòu)及工作原理

針對(duì)有耦合變壓器的兩電平結(jié)構(gòu)所存在的問(wèn)題，本文設(shè)計(jì)了如圖1所示的采用兩電平半橋無(wú)耦合變壓器結(jié)構(gòu)的單相串聯(lián)型交流電壓質(zhì)量治理裝置的主電路拓?fù)洹?/p>

圖1 無(wú)耦合變壓器的單相兩電平半橋結(jié)構(gòu)電壓質(zhì)量治理裝置主電路結(jié)構(gòu)圖

電路總體與兩電平結(jié)構(gòu)相仿，也是由整流單元（V1，V2）、直流側(cè)儲(chǔ)能（C1，C2）、逆變單元（V3，V4）和輸出濾波單元（L，C）組成。由于減少了主電路開(kāi)關(guān)管的數(shù)量，一方面省去了相應(yīng)的驅(qū)動(dòng)電路，同時(shí)也減少了成本，這種半橋逆變器結(jié)構(gòu)總體上僅需要4只開(kāi)關(guān)管，相比單相橋結(jié)構(gòu)的電壓治理裝置具有更低的裝置成本和更小的體積。單相橋臂結(jié)構(gòu)為了實(shí)現(xiàn)解耦，需要控制公共橋臂電壓，并以公共橋臂電壓為基礎(chǔ)進(jìn)一步控制串聯(lián)部分和并聯(lián)部分的逆變電壓輸出。而半橋結(jié)構(gòu)的串聯(lián)部分和并聯(lián)部分不存在耦合，便于控制器的設(shè)計(jì)。該拓?fù)涫窃陔娫磁c負(fù)載之間串入一個(gè)補(bǔ)償電壓，來(lái)抵消電網(wǎng)電壓的波動(dòng)，屬于部分補(bǔ)償，相比于并聯(lián)模式的全補(bǔ)償結(jié)構(gòu)，其損耗小、效率高。

電源電壓正常時(shí)，設(shè)備工作于備用狀態(tài)，若低于或高于負(fù)載所需電壓時(shí)，通過(guò)旁路開(kāi)關(guān)K使設(shè)備工作在運(yùn)行狀態(tài)，經(jīng)過(guò)系統(tǒng)控制策略由控制電路產(chǎn)生相應(yīng)的補(bǔ)償指令。由PWM調(diào)制電路產(chǎn)生PWM信號(hào)，利用驅(qū)動(dòng)電路去控制變流器的功率開(kāi)關(guān)器件，使變流器輸出與指令信號(hào)一致的電壓波形。利用LC濾波器濾除輸出電壓中的高頻開(kāi)關(guān)紋波，濾波后的補(bǔ)償電壓疊加到電網(wǎng)電壓，抵消電網(wǎng)電壓的擾動(dòng)，提高用戶(hù)端的供電電能質(zhì)量，使負(fù)載得到期望的供電電壓［7］。

將電網(wǎng)供電電源等效為一個(gè)基波電壓源Us與諧波電壓源Uh之和，負(fù)載等效為一個(gè)阻抗ZL，負(fù)載電壓和電壓治理裝置等效為一個(gè)受控電壓源Uc，可得到單相無(wú)耦合變壓器三電平半橋電壓補(bǔ)償結(jié)構(gòu)的等效電路如圖2所示。

圖2 單相無(wú)耦合變壓器三電平半橋電壓補(bǔ)償?shù)刃щ娐穲D

3 單相串聯(lián)交流電壓治理補(bǔ)償控制策略

本文中的電壓補(bǔ)償裝置主要以偏遠(yuǎn)地區(qū)農(nóng)戶(hù)為主，負(fù)載多以阻性負(fù)載為主，所以采用了同相補(bǔ)償模式。同相補(bǔ)償是指裝置的補(bǔ)償電壓與跌落時(shí)的電網(wǎng)電壓同相。實(shí)現(xiàn)同相補(bǔ)償?shù)姆椒ㄊ牵烘i相環(huán)與電網(wǎng)電壓同步，參考電壓的相角是鎖相環(huán)所鎖住的電網(wǎng)的相角，幅值是跌落前的負(fù)載的電壓，其原理圖如圖3所示。

圖3 同相補(bǔ)償向量圖

3.1 數(shù)字化控制單元的實(shí)現(xiàn)

本文采用基于DSP和FPGA的雙CPU結(jié)構(gòu)的數(shù)字化控制方案，整體系統(tǒng)控制框圖如圖4所示。

圖4所示的控制系統(tǒng)采用了兩大數(shù)字核心模塊即DSP和FPGA。DSP主要完成與觸摸屏之間的通信握手，進(jìn)行諧波電壓分析檢測(cè)，并通過(guò)數(shù)據(jù)交互緩沖區(qū)將設(shè)置參數(shù)及啟動(dòng)、停機(jī)、諧波電壓等指令信號(hào)發(fā)送到FPGA，并將FPGA回傳的狀態(tài)等數(shù)據(jù)上傳到觸摸屏進(jìn)行實(shí)時(shí)監(jiān)測(cè)。FPGA提供采樣頻率給ADC芯片，ADC接收到FPGA提供的采樣頻率對(duì)并聯(lián)和串聯(lián)側(cè)電壓、電流進(jìn)行采樣、轉(zhuǎn)換并送入FPGA進(jìn)行控制，F(xiàn)PGA通過(guò)DSP得到設(shè)置參數(shù)和基準(zhǔn)正弦信號(hào)得到正弦電壓指令，以正弦數(shù)組的形式存放其內(nèi)部，經(jīng)過(guò)控制環(huán)將得到的調(diào)制信號(hào)送入波形發(fā)生模塊與FPGA內(nèi)部產(chǎn)生的三角波進(jìn)行比較得到功率開(kāi)關(guān)器件的驅(qū)動(dòng)信號(hào)。其中，并聯(lián)、串聯(lián)側(cè)均采用電壓、電流雙閉環(huán)控制，串聯(lián)側(cè)電壓環(huán)采用重復(fù)控制來(lái)實(shí)現(xiàn)輸出電壓的無(wú)差跟蹤。

圖4 基于DSP和FPGA的雙CPU控制框圖

3.2 采用重復(fù)控制器原理實(shí)現(xiàn)的電壓補(bǔ)償控制算法

重復(fù)控制［8］是基于內(nèi)膜原理的一種控制算法，能夠以較簡(jiǎn)單的結(jié)構(gòu)實(shí)現(xiàn)多次諧波的抑制，易于數(shù)字控制的實(shí)現(xiàn)。重復(fù)控制器主要包含重復(fù)信號(hào)發(fā)生器、周期延時(shí)單元Z－N和針對(duì)控制對(duì)象設(shè)計(jì)的補(bǔ)償器C（z），其控制框圖如圖5所示。

圖5 重復(fù)控制結(jié)構(gòu)框圖

重復(fù)控制實(shí)現(xiàn)的關(guān)鍵部分是其中的重復(fù)信號(hào)發(fā)生器，即反饋環(huán)節(jié)通過(guò)包含上一周期的信號(hào)來(lái)實(shí)現(xiàn)內(nèi)膜功能，周期延時(shí)單元Z－N作為實(shí)現(xiàn)超前補(bǔ)償?shù)闹匾h(huán)節(jié)，使得本周期的誤差在下個(gè)周期產(chǎn)生影響，即延遲了一個(gè)周期從而獲得了超前性。針對(duì)控制對(duì)象設(shè)計(jì)的補(bǔ)償器C（z）為控制對(duì)象Gp（z）提供幅值和相位補(bǔ)償，圖6為重復(fù)控制在FPGA中的實(shí)現(xiàn)流程。

圖6 重復(fù)控制在FPGA中的實(shí)現(xiàn)

重復(fù)控制的實(shí)現(xiàn)主要是利用FPGA的RAM將誤差數(shù)據(jù)存儲(chǔ)起來(lái)，實(shí)現(xiàn)重復(fù)控制內(nèi)膜，再通過(guò)相位補(bǔ)償、幅值調(diào)整及二階低通濾波器來(lái)得到輸出，從而實(shí)現(xiàn)重復(fù)控制。

在本設(shè)計(jì)中，涉及到的主要控制對(duì)象是單相無(wú)耦合變壓器兩電平半橋電壓補(bǔ)償裝置中并聯(lián)側(cè)整流控制部分及串聯(lián)側(cè)逆變控制兩個(gè)部分［9］。

并聯(lián)側(cè)整流器控制方式如圖7所示，采用母線電壓外環(huán)控制加電感電流內(nèi)環(huán)控制，雙閉環(huán)結(jié)合的控制方式，這樣的雙閉環(huán)控制方式可使跟蹤的交流信號(hào)無(wú)靜差，達(dá)到最好的控制效果。其中，直流側(cè)電壓通過(guò)PI控制器對(duì)兩個(gè)電容電壓和值與給定直流母線電壓值進(jìn)行控制，以達(dá)到既控制電容電壓跟蹤電壓參考值，電感電流環(huán)采用重復(fù)控制。

圖7 并聯(lián)整流側(cè)電壓電流雙閉環(huán)控制框圖

系統(tǒng)的并聯(lián)側(cè)采用LCL濾波。LCL型濾波器為并網(wǎng)逆變器系統(tǒng)引入一對(duì)諧振極點(diǎn)，其阻尼比為零且振蕩頻率較高，影響系統(tǒng)的穩(wěn)定性，因此，為了抑制LCL濾波器的諧振峰，對(duì)于入網(wǎng)側(cè)一般可以考慮增加阻尼電阻或者采用有源阻尼算法有效抑制LCL濾波器的諧振，這有利于控制系統(tǒng)的穩(wěn)定性。但是阻尼電阻的增加可能會(huì)影響諧波的濾波性能，也會(huì)增加系統(tǒng)損耗，降低系統(tǒng)效率。而有源阻尼［10］控制只是通過(guò)算法增加系統(tǒng)阻尼，沒(méi)有附加阻尼電阻，因此沒(méi)有增加系統(tǒng)的損耗，這提高了系統(tǒng)效率。有源阻尼實(shí)現(xiàn)方法中電容電流反饋有源阻尼，實(shí)現(xiàn)簡(jiǎn)便，物理意義清晰，應(yīng)用廣泛。

當(dāng)電網(wǎng)電壓畸變或不對(duì)稱(chēng)比較劇烈時(shí)，不僅會(huì)影響有源電力濾波器直流側(cè)電壓的穩(wěn)定，甚至還會(huì)造成直流側(cè)過(guò)壓，影響串聯(lián)側(cè)正常工作。通過(guò)加入電網(wǎng)電壓前饋［6］可使并聯(lián)側(cè)電流不受電網(wǎng)電壓畸變的影響，從而可保證直流母線電壓的穩(wěn)定性，且串聯(lián)側(cè)能正常逆變輸出。

圖8 串聯(lián)逆變側(cè)電壓電流雙閉環(huán)控制框圖

串聯(lián)側(cè)逆變器控制方式如圖8所示，采用輸出電壓外環(huán)電感電流內(nèi)環(huán)的雙閉環(huán)控制系統(tǒng)。針對(duì)可能存在周期性擾動(dòng)的負(fù)載，電壓外環(huán)采用重復(fù)控制，可以有效地抑制電壓畸變并且能夠快速跟蹤給定電壓，電流環(huán)采用P控制器，此外，為了抵抗非線性負(fù)載的影響，還引入了負(fù)載電流前饋io。圖中，Uoref為串聯(lián)輸出電壓的給定指令，Uo為輸出電壓采樣，Kv為交流輸出電壓調(diào)節(jié)器，Kc為交流輸出電流調(diào)節(jié)器。交流輸出電流調(diào)節(jié)器的輸出信號(hào)通過(guò)慣性環(huán)節(jié)延時(shí)后在拓?fù)渖陷敵觯c電容電壓作差形成電感電壓，電感兩端電壓通過(guò)等效電抗形成流過(guò)電感的電流，電感電流與負(fù)載電流之和為電容電流，與電容的容抗形成電容兩端的輸出電壓。

4 實(shí)驗(yàn)結(jié)果及分析

研制了7.5kVA設(shè)備并進(jìn)行了實(shí)驗(yàn)驗(yàn)證。設(shè)備樣機(jī)如圖9所示，其主要參數(shù)見(jiàn)表1。

圖 9 7.5kVA 樣機(jī)

表1 主要參數(shù)表

圖10為電網(wǎng)電壓跌至130V補(bǔ)償?shù)?20V的實(shí)驗(yàn)波形，圖11為滿(mǎn)載、空載切換實(shí)驗(yàn)波形，圖12為電網(wǎng)電壓突變實(shí)驗(yàn)波形。圖中，CH1為電網(wǎng)電壓，CH2為負(fù)載電流，CH3為負(fù)載電壓，設(shè)備串在電網(wǎng)與負(fù)載之間。當(dāng)電網(wǎng)電壓過(guò)低時(shí)，設(shè)備輸出與電網(wǎng)電壓同頻同相的補(bǔ)償電壓疊加到電網(wǎng)電壓上，將負(fù)載側(cè)電壓補(bǔ)償?shù)?20V；在滿(mǎn)載、空載切換及電網(wǎng)電壓突變時(shí)，負(fù)載電壓能夠快速響應(yīng)。

圖10 低壓補(bǔ)償實(shí)驗(yàn)波形

圖11 低壓補(bǔ)償滿(mǎn)載、空載切換實(shí)驗(yàn)波形

圖12 電網(wǎng)電壓突變實(shí)驗(yàn)波形

圖13為電網(wǎng)電壓升至280V補(bǔ)償?shù)?20V的實(shí)驗(yàn)波形，圖中CH1為電網(wǎng)電壓，CH2為負(fù)載電流，CH3為負(fù)載電壓，設(shè)備串在電網(wǎng)與負(fù)載之間。當(dāng)電網(wǎng)電壓過(guò)高時(shí)，設(shè)備輸出與電網(wǎng)電壓相位相反的補(bǔ)償電壓疊加到電網(wǎng)電壓上，將負(fù)載側(cè)電壓補(bǔ)償?shù)?20V。

圖13 高壓補(bǔ)償實(shí)驗(yàn)波形

圖14為含有諧波的電網(wǎng)電壓進(jìn)行補(bǔ)償?shù)膶?shí)驗(yàn)波形，圖中CH4為電網(wǎng)電壓，CH1為補(bǔ)償后的負(fù)載電壓，補(bǔ)償前的電網(wǎng)電壓THD為10%，補(bǔ)償后的負(fù)載電壓THD為1.85%。

圖14 諧波補(bǔ)償實(shí)驗(yàn)波形

5 結(jié)束語(yǔ)

對(duì)于低壓系統(tǒng)中電網(wǎng)存在的過(guò)壓、欠壓、諧波等電壓質(zhì)量問(wèn)題，本文采用單相無(wú)耦合變壓器兩電平半橋電壓治理補(bǔ)償裝置，通過(guò)DSP和FPGA雙CPU的全數(shù)字控制方法，對(duì)電路原理及控制方法進(jìn)行分析、仿真和實(shí)驗(yàn)驗(yàn)證。在7.5kVA的設(shè)備上，分別驗(yàn)證了電網(wǎng)在低壓、高壓及存在諧波的情況下，串聯(lián)電壓補(bǔ)償裝置都能很好地對(duì)電網(wǎng)電壓進(jìn)行補(bǔ)償，保證了負(fù)載端用電設(shè)備的正常運(yùn)行。在電網(wǎng)電壓發(fā)生突變時(shí)，設(shè)備能夠快速響應(yīng)并跟蹤，且可以將15%的諧波電壓補(bǔ)償至3%以?xún)?nèi)，實(shí)驗(yàn)結(jié)果驗(yàn)證了該治理裝置在治理電網(wǎng)電壓質(zhì)量問(wèn)題方面的可行性和有效性。