郭黎利，劉麒麟

(哈爾濱工程大學(xué) 信息與通信工程學(xué)院，黑龍江 哈爾濱 150001)

基于Lutz模型的無線信道仿真器的FPGA實(shí)現(xiàn)

郭黎利，劉麒麟

(哈爾濱工程大學(xué) 信息與通信工程學(xué)院，黑龍江 哈爾濱 150001)

無線信道仿真器，是對(duì)真實(shí)信道環(huán)境的擬合，可以提高通信系統(tǒng)的研發(fā)和測(cè)試效率，具有很強(qiáng)的現(xiàn)實(shí)意義。Lutz模型是一種非穩(wěn)態(tài)信道，能夠在良好信道狀態(tài)和不良信道狀態(tài)之間進(jìn)行切換，并有效描述信道的變化特征。設(shè)計(jì)了一種基于Lutz模型的頻率選擇性信道，在FPGA中采用分模塊進(jìn)行實(shí)現(xiàn)，然后使用Modelsim和Maltab等工具進(jìn)行驗(yàn)證，仿真結(jié)果表明無線信道仿真器的FPGA實(shí)現(xiàn)，滿足信道特征的統(tǒng)計(jì)特性，可直接用來測(cè)試無線通信系統(tǒng)。

無線信道仿真器；Lutz模型；FPGA

0 引言

在無線通信系統(tǒng)中，無線信道作為信號(hào)傳輸媒介占據(jù)重要的一環(huán)。因此，對(duì)無線信道模型的研究，人們做了大量的工作。建立最優(yōu)的、最擬合實(shí)際信道環(huán)境的模型，以及在此模型基礎(chǔ)上實(shí)現(xiàn)的信道仿真器，是無線通信系統(tǒng)研發(fā)中比較重要的一部分[1]。專業(yè)的信道仿真器，由于價(jià)格昂貴，并且靈活性不夠，掣肘著通信系統(tǒng)研發(fā)的效率。FPGA相比專業(yè)的信道仿真器，價(jià)格低廉，并且可以用編程語言，對(duì)內(nèi)部資源靈活設(shè)置，因此，使用FPGA來仿真信道模型，是實(shí)現(xiàn)信道模擬器的一個(gè)最優(yōu)選擇[2]。

對(duì)于無線通信來說，單一某個(gè)信道模型是無法準(zhǔn)確描述實(shí)際信道狀態(tài)的。Lutz模型是一種非穩(wěn)態(tài)信道，它可以在良好信道狀態(tài)和不良信道狀態(tài)之間進(jìn)行切換[3]。本文設(shè)計(jì)了一種基于Lutz模型的頻率選擇性信道，在FPGA中采用分模塊進(jìn)行實(shí)現(xiàn)。

1 系統(tǒng)結(jié)構(gòu)概述

本設(shè)計(jì)選用Xilinx公司出品的Virtex-5系列的XC5VSX95T芯片[4]，總體實(shí)現(xiàn)框圖如圖1所示。圖1實(shí)現(xiàn)了一種頻率選擇性信道，它是基于Lutz信道設(shè)計(jì)的。在圖1中，首先由信號(hào)發(fā)生器產(chǎn)生30 MHz中頻信號(hào)，經(jīng)過AD芯片轉(zhuǎn)換為數(shù)字信號(hào)，然后對(duì)其進(jìn)行下變頻，此時(shí)信號(hào)為數(shù)字基帶信號(hào)，然后將該數(shù)字基帶信號(hào)分兩路，分別經(jīng)過不同的延時(shí)之后，一路信號(hào)跟Lutz動(dòng)態(tài)信道相乘，另一路跟高斯多普勒信道相乘，接著將兩路信號(hào)相加，然后經(jīng)過上變頻、DA轉(zhuǎn)換，再次成為了模擬中頻信號(hào)，最后輸出到示波器觀察波形。

如圖1所示，大部分模塊將由FPGA來實(shí)現(xiàn)。AD和DA部分分別由ADI公司的ad6455和ad9777芯片來完成。本文采用模塊化設(shè)計(jì)來實(shí)現(xiàn)仿真器的設(shè)計(jì)。

圖1 信道仿真器的總體實(shí)現(xiàn)框圖

2 Lutz信道的實(shí)現(xiàn)

Lutz模型提出了在存在視距分量的區(qū)域(良好的信道狀態(tài))和視距分量被遮擋的區(qū)域(不良的信道狀態(tài))之間進(jìn)行切換。該切換是由一個(gè)兩狀態(tài)馬爾可夫鏈控制的。在Lutz模型中，如果處于良好信道狀態(tài)，則信號(hào)的衰落由瑞利過程描述。否則處于不良信道狀態(tài)，則信號(hào)的衰落由Suzuki過程描述。

2.1 瑞利過程的實(shí)現(xiàn)

本文的瑞利過程，采用的是經(jīng)典的Jakes模型[5-6]。

在FPGA中實(shí)現(xiàn)該Jakes模型，需要產(chǎn)生均勻隨機(jī)數(shù)，還有余弦和正弦函數(shù)。余弦和正弦函數(shù)，可以采用直接數(shù)字頻率合成法(Direct Digital Synthesis,DDS)算法產(chǎn)生[7]，均勻隨機(jī)數(shù)由m序列來實(shí)現(xiàn)[8]。

分別用Modelsim仿真Jakes模型的同向分量和正交分量，如圖2所示。可將該圖與MATLAB仿真曲線比較，進(jìn)而來證明本次Jakes信道的硬件實(shí)現(xiàn)基本符合要求。

圖2 Jakes模型的仿真

2.2 Suzuki過程的實(shí)現(xiàn)

Suzuki信道是在瑞利信道的基礎(chǔ)上考慮陰影效應(yīng)，即瑞利信道的平均功率呈對(duì)數(shù)正態(tài)分布，所以它的信道沖激響應(yīng)，是瑞利信道乘以對(duì)數(shù)正態(tài)過程。本節(jié)來完成Suzuki信道的硬件實(shí)現(xiàn)。上節(jié)已經(jīng)實(shí)現(xiàn)了瑞利信道，因而下文來完成對(duì)數(shù)正態(tài)過程的硬件實(shí)現(xiàn)。

實(shí)現(xiàn)對(duì)數(shù)正態(tài)過程，需要先分別實(shí)現(xiàn)高斯分布和指數(shù)函數(shù)。

2.2.1 高斯分布的實(shí)現(xiàn)

在硬件中均勻分布是容易實(shí)現(xiàn)的，而高斯分布不太容易直接實(shí)現(xiàn)。所以本文采用Box-Muller 算法來產(chǎn)生高斯噪聲[9]，它具有實(shí)現(xiàn)復(fù)雜度低、精確性高等特點(diǎn)。

使用Box-Muller方法，在FPGA中硬件仿真，其高斯分布的Modelsim仿真波形如圖3所示。從圖中可以看出，該信號(hào)起伏無規(guī)律，并集中在平均值附近，這符合正態(tài)分布的時(shí)域特征，將該仿真數(shù)據(jù)進(jìn)行采樣，然后保存到TXT文檔，使用Matlab計(jì)算概率密度函數(shù)，如圖4所示。

圖3 高斯信號(hào)仿真波形圖

圖4 概率密度函數(shù)

圖4驗(yàn)證了此次仿真的數(shù)據(jù)，滿足高斯分布。說明此次硬件實(shí)現(xiàn)的高斯分布基本正確。

2.2.2 指數(shù)函數(shù)的實(shí)現(xiàn)

在FPGA實(shí)現(xiàn)函數(shù)波形，一般有2種方法——DDS和坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算方法(Coordinate Rotation Digital Computer，CORDIC)[10]。相比于DDS，CORDIC實(shí)現(xiàn)的精度較高，但耗費(fèi)的資源較大。由于產(chǎn)生萊斯信道需要多路正弦和余弦波，為了節(jié)省資源，所以用DDS來產(chǎn)生它們。由于在高斯分布的實(shí)現(xiàn)中，只需要產(chǎn)生一路指數(shù)函數(shù)，考慮到實(shí)現(xiàn)的精度，本文采用CORDIC來實(shí)現(xiàn)指數(shù)函數(shù)。

為了提高開發(fā)效率，本節(jié)使用Xilinx公司提供的CORDIC IP核。在該IP核設(shè)置選擇輸出"sinh and cosh"，那么在兩個(gè)輸出端口分別是sinh和cosh函數(shù)，將兩個(gè)端口相加即可得到指數(shù)函數(shù)[11]。在本次指數(shù)函數(shù)實(shí)現(xiàn)時(shí)，設(shè)置輸入為16位，其中低13位為小數(shù)位，設(shè)置輸出為16位，其中低11位為小數(shù)位。指數(shù)函數(shù)的Modelsim仿真波形如圖5所示。

圖5 指數(shù)函數(shù)的仿真波形

在圖5中，仿真曲線基本符合指數(shù)函數(shù)逐漸遞增的規(guī)律。為了計(jì)算誤差，可以抽取波形中一個(gè)某個(gè)值進(jìn)行誤差計(jì)算，假如抽取圖5中光標(biāo)處的數(shù)值(x=2 856,e_x=2 895)，根據(jù)本次設(shè)計(jì)中，則歸一化之后的值為(x′=2 856/(213)= 0.348 6，e_x′=2 895/(211)= 1.413 6)，因此該點(diǎn)處誤差可由下式計(jì)算：

(1)

式(1)計(jì)算出的誤差為2.5%，誤差值較小。還可以將圖5中的e_x值保存到文件，然后在MATLAB中分析，繪制誤差曲線。經(jīng)驗(yàn)證，本次在硬件中實(shí)現(xiàn)的指數(shù)函數(shù)誤差較小，符合設(shè)計(jì)要求。

2.3 轉(zhuǎn)移概率的實(shí)現(xiàn)

本節(jié)來介紹Lutz動(dòng)態(tài)信道中，馬爾可夫轉(zhuǎn)移概率的硬件實(shí)現(xiàn)。

對(duì)于轉(zhuǎn)移概率的取值，文獻(xiàn)[3]是采用了一種最小平方擬合方法測(cè)量數(shù)據(jù)來決定的。文獻(xiàn)[12-13]中利用最小均方誤差準(zhǔn)則以及最小均方誤差法擬合出的模型參數(shù)來進(jìn)行仿真，通過實(shí)際測(cè)試數(shù)據(jù)來確定狀態(tài)轉(zhuǎn)移概率：

(2)

為了在硬件中實(shí)現(xiàn)式(2)的概率，采用上節(jié)中分析過的m序列。設(shè)定m序列為10位，則210*0.85=870，210*0.8=819，即設(shè)定一個(gè)兩狀態(tài)的狀態(tài)機(jī)(0狀態(tài)和1狀態(tài))，當(dāng)處于0狀態(tài)時(shí)，判定m序列的值，小于870，則保持當(dāng)前狀態(tài)，否則跳轉(zhuǎn)至1狀態(tài)；當(dāng)處于1狀態(tài)時(shí)，判定m序列的值，小于819，則保持當(dāng)前狀態(tài)，否則跳轉(zhuǎn)至0狀態(tài)。Modelsim仿真如圖6所示。

圖6 信道狀態(tài)轉(zhuǎn)移仿真圖

經(jīng)過上文的分析和仿真，實(shí)現(xiàn)Lutz動(dòng)態(tài)信道的各部分已完成，只需要對(duì)各個(gè)模塊進(jìn)行綜合互聯(lián)，即可完成Lutz動(dòng)態(tài)信道的硬件實(shí)現(xiàn)。

3 高斯多普勒信道的實(shí)現(xiàn)

對(duì)于高斯多普勒信道的硬件實(shí)現(xiàn)，本文采用成型濾波法進(jìn)行實(shí)現(xiàn)[14]。硬件實(shí)現(xiàn)框圖如圖7所示。

圖7 高斯多普勒信道的硬件實(shí)現(xiàn)框圖

由圖7可知，同向分量和正交分量，它的時(shí)域和頻域均呈高斯分布。

由于上文實(shí)現(xiàn)指數(shù)函數(shù)一節(jié)中，已經(jīng)完成了在硬件中實(shí)現(xiàn)高斯分布的信號(hào)，所以本節(jié)只需要完成高斯多普勒濾波器即可。在設(shè)計(jì)高斯多普勒濾波器時(shí)，首先將高斯多普勒信道的時(shí)域自相關(guān)函數(shù)，使用MATLAB保存至coe文件，然后供Xilinx FIR IP核調(diào)用，該文件中的數(shù)據(jù)應(yīng)按照FIR濾波器IP核所需格式進(jìn)行保存。

將產(chǎn)生好的高斯分布的信號(hào)，經(jīng)過該濾波器，得到的圖形如圖8所示。

圖8 濾波前后對(duì)比圖

從圖8可以看出，經(jīng)過濾波后的高斯信號(hào)，波形起伏急劇減小，這是因?yàn)楦咚构β首V的濾波器相當(dāng)于低通濾波，平滑了原先劇烈變化的波形。

4 延時(shí)的實(shí)現(xiàn)

本文采用雙口RAM來實(shí)現(xiàn)信號(hào)的延時(shí)[15]。本次仿真設(shè)定兩路延時(shí)量分別為0.2 μs和0.6 μs。設(shè)定輸入信號(hào)為cos(200 πt)，系統(tǒng)時(shí)鐘的頻率為100 kHz，此時(shí)延時(shí)量分別為2個(gè)和6個(gè)時(shí)鐘周期。其中設(shè)置數(shù)據(jù)寬度為16位，寫地址和讀地址位寬為8位。

為了達(dá)到延時(shí)的效果，需要首先將數(shù)據(jù)寫入雙口RAM，經(jīng)過2個(gè)時(shí)鐘和6個(gè)時(shí)鐘后，再將該數(shù)據(jù)讀出，即采用先寫后讀的方式。仿真結(jié)果如圖9所示。

圖9 信號(hào)的延時(shí)信息

在圖9中對(duì)數(shù)據(jù)的延時(shí)進(jìn)行顯示，可以看出延時(shí)信號(hào)比原信號(hào)滯后2個(gè)時(shí)鐘和6個(gè)時(shí)鐘，如圖中標(biāo)記的數(shù)值7 455。

5 性能驗(yàn)證

在圖1信道仿真器實(shí)現(xiàn)框圖中，將信號(hào)發(fā)生器產(chǎn)生的30 MHz中頻模擬信號(hào)，經(jīng)過AD變換和數(shù)字下變頻，然后輸入到由FPGA實(shí)現(xiàn)的信道仿真器中進(jìn)行處理，接著對(duì)處理過的信號(hào)進(jìn)行數(shù)字上變頻，然后經(jīng)過DA變換，最后將該模擬中頻信號(hào)，輸入示波器進(jìn)行觀察。

對(duì)FPGA實(shí)現(xiàn)的Lutz動(dòng)態(tài)信道進(jìn)行示波器觀察，波形如圖10所示。在圖10中，可以看出Lutz信道的包絡(luò)，明顯有2個(gè)狀態(tài)，驗(yàn)證了Lutz信道是由兩狀態(tài)隨機(jī)切換的動(dòng)態(tài)信道，表明本次Lutz信道硬件實(shí)現(xiàn)符合要求。

將Lutz信道的波形放大觀察，如圖11所示。該圖的波形可以看成是多個(gè)正弦波的疊加的結(jié)果，也驗(yàn)證了本文中的平坦衰落信道是用正弦波疊加法實(shí)現(xiàn)的。

圖10 示波器波形顯示

圖11 Lutz信道的波形

6 結(jié)束語

本文設(shè)計(jì)了基于Lutz信道的頻率選擇性信道，然后在FPGA中分模塊實(shí)現(xiàn)。在Lutz模型實(shí)現(xiàn)時(shí)，瑞利信道采用Jakes模型，該模型中的正弦和余弦函數(shù)，采用DDS來產(chǎn)生。Suzuki信道的實(shí)現(xiàn)中，使用Box-Muller來產(chǎn)生高斯分布，使用CORDIC來產(chǎn)生指數(shù)函數(shù)，用m序列產(chǎn)生轉(zhuǎn)移概率。高斯多普勒使用濾波法來實(shí)現(xiàn)，使用Xilinx FIR IP核進(jìn)行設(shè)計(jì)。延時(shí)使用雙口RAM來實(shí)現(xiàn)。數(shù)字上變頻和下變頻可以采用IQ解調(diào)和調(diào)制的方法實(shí)現(xiàn)。

在對(duì)該頻率選擇性信道實(shí)現(xiàn)后，使用Modelsim、Matlab和示波器等工具對(duì)已實(shí)現(xiàn)的硬件模塊進(jìn)行驗(yàn)證。結(jié)果表明，本次硬件實(shí)現(xiàn)的基于Lutz模型的頻率選擇性信道，符合理論要求，可直接用于實(shí)際通信系統(tǒng)的驗(yàn)證分析中。

[1] Patzold M. Mobile Radio Channels [M]. New York: Wiley,2011.

[2〗 Fard S F,Alimohammad A,Cockburn B F. An FPGA-Based Simulator for High Path Count Rayleigh and Rician Fading [J]. IEEE Transactions on Vehicular Technology,2010,59(6): 2725-2734.

[3〗 Lutz E,Cygan D,Dippold M,et al. The Land Mobile Satellite Communication Channel-recording,Statistics,and Channel Model [J]. IEEE Transactions on Vehicular Technology,1991,40(2): 375-386.

[4〗 田耘,徐文波. Xilinx FPGA開發(fā)實(shí)用教程[M].北京:清華大學(xué)出版社,2008.

[5〗 Jakes W C. Microwave Mobile Communications [M]. New York: Wiley,1974.

[6〗 Zheng Y R,Xiao C. Improved Models for the Generation of Multiple Uncorrelated Rayleigh Fading Waveforms [J]. IEEE Communications Letters,2002,6(6): 256-258.

[7〗 Tierney J,Radre C M,Gold B. A Digital Frequency Synthesizer[J]. IEEE Transactions on Audio and Electroacoustics,1971,19(1):48-57.

[8〗 曾興雯,劉乃安,孫獻(xiàn)璞. 擴(kuò)展頻譜通信及其多址技術(shù)[M].西安:西安電子科技大學(xué)出版社，2014:39-57.

[9〗 Box P,Muller M. A Note on the Generation of Random Normal Deviates[J]. The Annals of Mathematical Statistics,1958,29 (2): 610-611.

[10] Volder J. The CORDIC Computing Technique [C]∥ Papers presented at the March 3-5,1959,Western Joint Computer Conference. ACM,1959: 257-261.

[11] Walther J S. A Unified Algorithm for Elementary Functions [C]∥ May 18-20,1971,Spring Joint Computer Conference. ACM,1971: 379-385.

[12] Fontan F P,Vazquez-Castro M,Cabado C E,et al. Statistical Modeling of the LMS Channel [J]. IEEE Transactions on Vehicular Technology,2001,50(6): 1558-1560.

[13] Prieto‐Cerdeira R,Perez‐Fontan F,Burzigotti P,et al. Versatile Two-state Land Mobile Satellite Channel Model with First Application to DVB-SH Analysis [J]. International Journal of Satellite Communications and Networking,2010,28(2): 291-315.

[14] Alimohammad A,Fard S F,Cockburn B F,et al. A Compact Single-FPGA Fading-Channel Simulator [J]. Circuits & Systems II Express Briefs IEEE Transactions on,2008,55(1): 84-88.

[15] 吳先芳. 基于FPGA的無線信道模擬器的實(shí)現(xiàn)及應(yīng)用[D]. 大連：大連海事大學(xué),2011.

[16] Fard S F,Alimohammad A,Cockburn B F. An FPGA-Based Simulator for High Path Count Rayleigh and Rician Fading [J]. IEEE Transactions on Vehicular Technology,2010,59(6): 2725-2734.

[17] Xiao C,Zheng Y R,Beaulieu N C. Statistical Simulation Models for Rayleigh and Rician Fading [C]∥ IEEE International Conference on Communications. IEEE,2003:3524-3529.

[18] Suzuki H. A Statistical Model for Urban Radio Propagation [J]. IEEE Transactions on Communications,1977,25(7): 673-680.

[19] 戴佳. 基于雙跳頻圖案同步法的高速系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 哈爾濱:哈爾濱工程大學(xué),2016.

[20] Parsons J D,Bajwa A S. Wideband Characterisation of Fading Mobile Radio Channels [J]. Communications Radar & Signal Processing Iee Proceedings F,1982,129(2):95.

FPGAImplementationofWirelessChannelSimulatorBasedonLutzModel

GUO Li-li,LIU Qi-lin

(College of Information and Communication Engineering,Harbin Engineering University,Harbin Heilongjiang 150001,China)

The wireless channel simulator is a fitting of the real channel environment. It can improve the research and development (R&D) and testing efficiency of communication system,and has very strong practical significance. Lutz model,a non-steady channel,can switch between good channel state and bad channel state,and describe the changing characteristics of channel effectively. This paper describes the design of a frequency selective channel based on Lutz model,used in FPGA module,and then uses Modelsim and Maltab tool to verify the implementation of FPGA. The results show that the FPGA implementation of wireless channel simulator can meet channel statistical characteristics,and be directly used to test the wireless communication system.

wireless channel simulator; Lutz model; FPGA

TN911.251

A

1003-3114(2017)06-81-5

10. 3969/j.issn. 1003-3114. 2017.06.20

郭黎利，劉麒麟.基于Lutz模型的無線信道仿真器的FPGA實(shí)現(xiàn)[J].無線電通信技術(shù),2017,43(6): 81-85.

[GUO Lili,LIU Qilin. FPGA Implementation of Wireless Channel Simulator Based on Lutz Model[J].Radio Communications Technology,2017,43(6):81-85.]

2016-05-25

國家自然科學(xué)基金項(xiàng)目(61271263)

郭黎利(1955—)，男，教授，主要研究方向：現(xiàn)代通信系統(tǒng)理論與技術(shù)、通信信號(hào)處理技術(shù)。劉麒麟(1990—),男，碩士研究生，主要研究方向：無線信道模型、現(xiàn)代通信技術(shù)。