彭江偉，朱德文，楊紅岸，葉杰

（1.華中科技大學(xué)自動(dòng)化學(xué)院，湖北武漢430074；2.中核蘭州鈾濃縮有限公司，甘肅蘭州730065）

三相電壓不平衡時(shí)二階廣義積分器鎖相環(huán)設(shè)計(jì)方法

彭江偉1，朱德文2，楊紅岸1，葉杰1

（1.華中科技大學(xué)自動(dòng)化學(xué)院，湖北武漢430074；2.中核蘭州鈾濃縮有限公司，甘肅蘭州730065）

為了解決有源電力濾波器（APF）在三相電壓不平衡時(shí)的控制要求，快速準(zhǔn)確獲取電網(wǎng)電壓基波正序分量的幅值、頻率和相位信息至關(guān)重要。針對(duì)此問題提出了一種具有頻率自適應(yīng)性并能夠?qū)崿F(xiàn)正序分量信息提取的二階廣義積分器鎖相環(huán)（SOGI?PLL）的方法。通過仿真和實(shí)驗(yàn)結(jié)果證明了提出的方法能夠在三相電壓不平衡情況下能夠快速準(zhǔn)確提取電網(wǎng)電壓正序分量的幅值、頻率和相位信息，并且頻率自適應(yīng)性能良好。

三相電壓不平衡；二階廣義積分器；鎖相環(huán)

Abstract:In order to solve the active power filter（APF）control requirements in the three-phase voltage unbalance，the amplitude，frequency and phase information about fundamental positive sequence component of grid voltage are obtained quickly and accurately is critical.For this problem，a method named second order generalized integrator phaselocked loop（SOGI-PLL）of adaptive frequency performance characteristics which could achieve a positive sequence component information extraction was proposed.The simulation and experimental results show that the proposed method can quickly and accurately extract the amplitude，frequency and phase information about positive sequence componentofgridvoltageinthree?phasevoltageunbalance，andhasgoodperformanceinadaptabilityoffrequency.

Key words:unbalanced three?phase voltage；second order generalized integrator；phase locked loop

有源電力濾波器是一種提高電能質(zhì)量，實(shí)現(xiàn)無功補(bǔ)償，抑制諧波污染的有效手段。APF能夠快速準(zhǔn)確地檢測(cè)電網(wǎng)中的基波正序分量信息，是實(shí)現(xiàn)無功補(bǔ)償技術(shù)的關(guān)鍵。隨著電網(wǎng)運(yùn)行狀況的復(fù)雜化［1］，如何在三相電壓不平衡情況下準(zhǔn)確鎖定電網(wǎng)基波正序分量幅值、頻率和相位信息成為一個(gè)研究熱點(diǎn)。

在三相電網(wǎng)鎖相方法中，單同步旋轉(zhuǎn)坐標(biāo)系鎖相環(huán)（single synchronous reference frame phase locked loop，SSRF-PLL）［2-4］在電網(wǎng)電壓理想的情況下具有較好的動(dòng)態(tài)響應(yīng)性能。但是在三相電壓不平衡或者電網(wǎng)畸變情況下，負(fù)序分量會(huì)在d，q軸分量中產(chǎn)生2倍工頻的諧波，使得輸出幅值分量中含有幅值較高的2次諧波，從而不能實(shí)時(shí)檢測(cè)電網(wǎng)電壓的幅值。為了抑制電網(wǎng)電壓中負(fù)序分量的影響，文獻(xiàn)［5］采用了加入低通濾波器的方法來濾除2次諧波分量，雖然能夠比較好地鎖定相位，但是檢測(cè)到的電網(wǎng)電壓幅值仍然含有一定的諧波。另外低通濾波器的加入嚴(yán)重影響了系統(tǒng)的響應(yīng)速度，對(duì)于鎖相準(zhǔn)確度和快速響應(yīng)性要求較高的場(chǎng)合并不適用。

為了解決三相電壓不平衡時(shí)鎖相環(huán)準(zhǔn)確鎖相的問題，許多文獻(xiàn)提出了不同的解決方案。文獻(xiàn)［6］提出了一種基于對(duì)稱分量法的單同步坐標(biāo)系鎖相環(huán)，利用全通濾波器將正序分量從不平衡電壓中提取出來，該方法由于全通濾波器參數(shù)的不可調(diào)整的性能導(dǎo)致其頻率適應(yīng)性很差，在電網(wǎng)電壓頻率發(fā)生變化時(shí)，鎖相環(huán)無法正常工作。文獻(xiàn)［7］提出一種基于改進(jìn)卡爾曼濾波器的方法實(shí)現(xiàn)基波正負(fù)序分離，但是卡爾曼濾波器龐大的計(jì)算量嚴(yán)重影響了系統(tǒng)的測(cè)量性能。文獻(xiàn)［8］提出了一種基于雙同步坐標(biāo)系的解耦鎖相環(huán)（decoupled double synchronous reference frame phase locked loop，DDSRF-PLL），將不平衡的電網(wǎng)電壓經(jīng)過正負(fù)序雙同步坐標(biāo)系變換后，使得正負(fù)序分量解耦，這種方法有效地克服了頻率變化對(duì)鎖相環(huán)性能的影響，但是也存在計(jì)算量大、結(jié)構(gòu)復(fù)雜的問題。文獻(xiàn)［9］提出了基于延時(shí)信號(hào)消除濾波器結(jié)構(gòu)的鎖相環(huán)方法，該方法將d，q軸分量延時(shí)1/4基波周期后與原有信號(hào)相加，達(dá)到消除2次諧波的目的，但是這種方法需要有大量的數(shù)據(jù)緩存空間去存儲(chǔ)延時(shí)信號(hào)，而且在頻率變化時(shí)，延時(shí)時(shí)間常數(shù)發(fā)生變化，導(dǎo)致發(fā)生延時(shí)誤差，限制了其應(yīng)用范圍。

針對(duì)三相電壓不平衡時(shí)電網(wǎng)電壓鎖相問題，本文提出了一種基于自適應(yīng)二階廣義積分器的鎖相環(huán)，通過二階廣義積分器實(shí)現(xiàn)d，q軸分量中2次諧波的提取，與原有d，q軸分量中2次諧波相互抵消從而實(shí)現(xiàn)鎖相。最后，通過仿真和實(shí)驗(yàn)驗(yàn)證了提出方案的有效性。

1 基本SOGI工作原理

圖1為基本SOGI結(jié)構(gòu)框圖。

圖1 基本SOGI結(jié)構(gòu)框圖Fig.1 The block diagram of basic SOGI

對(duì)于正交信號(hào)發(fā)生器輸入輸出傳遞函數(shù)D(s)和E(s)，令s=jω時(shí)，可以得出傳遞函數(shù)的幅頻特性和相頻特性為

從式（2）和式（3）可以發(fā)現(xiàn)，當(dāng)輸入信號(hào)的頻率等于諧振角頻率時(shí)，增益，也就是輸出幅值保持不變。qu′比u′的相位總是滯后90°，即輸出信號(hào)正交。

k值取1，2和3時(shí)，D（s）和E（s）2個(gè)傳遞函數(shù)的伯德圖如圖2和圖3所示。

圖2 傳遞函數(shù)D（s）的伯德圖Fig.2 The bode plots ofD（s）

圖3 傳遞函數(shù)E（s）的伯德圖Fig.3 The bode plots ofE（s）

由圖2、圖3可知，k值越小，濾波效果越好，但是響應(yīng)速度變慢。為了保證SOGI濾波性能和響應(yīng)速度的平衡，一般情況下，k值取1.414。

2 改進(jìn)的自適應(yīng)SOGI?FLL和SOGI?PLL結(jié)構(gòu)及工作原理

SOGI?FLL的結(jié)構(gòu)包含2部分：正交信號(hào)發(fā)生器和鎖頻環(huán)（FLL）。正交信號(hào)發(fā)生器主要針對(duì)輸入信號(hào)實(shí)現(xiàn)無靜差跟蹤；鎖頻環(huán)為解決SOGI頻率自適應(yīng)問題。圖4為SOGI?FLL的結(jié)構(gòu)框圖，其中εu為同步誤差信號(hào)，εf為頻率誤差信號(hào)，為諧振角頻率的估計(jì)值。

圖4 SOGI?FLL控制結(jié)構(gòu)框圖Fig.4 The block diagram of SOGI-FLL

根據(jù)圖4所示結(jié)構(gòu)，設(shè)x1=u′，x2=qu′則可得到狀態(tài)空間表達(dá)式為

在鎖頻環(huán)達(dá)到穩(wěn)態(tài)時(shí)存在如下關(guān)系式：

式中：ω0為輸入電壓信號(hào)頻率。

由此可知，同步誤差信號(hào)可表示為

根據(jù)穩(wěn)態(tài)誤差頻率計(jì)算公式εf=εu×x2，可將穩(wěn)態(tài)時(shí)頻率誤差信號(hào)表示為

在輸入信號(hào)u=Usin(ω0t+φ)的情況下，的表達(dá)式可表示為

在忽略交流分量的情況下，可將鎖頻環(huán)的響應(yīng)函數(shù)轉(zhuǎn)化為

圖5所示為SOGI-PLL鎖相環(huán)的基本結(jié)構(gòu)圖。從單同步坐標(biāo)鎖相環(huán)分析可知，在三相電壓不平衡的情況下，鎖相環(huán)d，q軸分量含有直流分量和2次諧波分量2部分，為了消除2次諧波分量的影響，可以利用SOGI?FLL輸入輸出特性，提取出頻率信息，然后利用SOGI濾波特性，提取出d，q軸分量中的2次諧波分量，與原有分量相互抵消，從而實(shí)現(xiàn)在三相電壓不平衡情況下鎖相功能。

圖5 SOGI-PLL控制結(jié)構(gòu)框圖Fig.5 The block diagram of SOGI-PLL

從圖5中可以看出，在系統(tǒng)達(dá)到穩(wěn)態(tài)情況下，坐標(biāo)變換可以近似等效為比例環(huán)節(jié)，SOGI相當(dāng)于增加在d軸、q軸上的濾波器結(jié)構(gòu)，由此可以得出系統(tǒng)的小信號(hào)模型框圖，如圖6所示。

圖6 SOGI?PLL小信號(hào)模型框圖Fig.6 The block diagram of SOGI?PLL small signal model

可以得出系統(tǒng)的開環(huán)傳遞函數(shù)為

對(duì)比單同步坐標(biāo)系鎖相環(huán)傳遞函數(shù)，系統(tǒng)的傳遞函數(shù)多出了濾波器環(huán)節(jié)1-GSOGI(s)，由此可以得出其對(duì)應(yīng)的幅頻特性和相頻特性曲線，如圖7所示。

圖7 幅頻特性和相頻特性曲線Fig.7 The curves of amplitude?frequency characteristic and phase?frequency characteristic

實(shí)際上，1-GSOGI(s)相頻特性和幅頻特性曲線上表現(xiàn)為一種陷波器結(jié)構(gòu)，當(dāng)電網(wǎng)電壓頻率為50 Hz時(shí)，增加諧振頻率為100 Hz的二階廣義積分器環(huán)節(jié)，可以抑制2次諧波擾動(dòng)。對(duì)于PI控制器的參數(shù)設(shè)計(jì)，加入積分器環(huán)節(jié)后對(duì)系統(tǒng)響應(yīng)速度有很大的影響，綜合考慮濾波性能以及動(dòng)態(tài)響應(yīng)速度，選取PI控制器的參數(shù)為kp=0.867,ki=82.8。

3 仿真與實(shí)驗(yàn)結(jié)果分析

3.1 仿真結(jié)果分析

為了驗(yàn)證鎖相環(huán)的性能，在Matlab/Simulink環(huán)境下搭建仿真模型對(duì)其進(jìn)行仿真研究。

3.1.1 三相電壓不平衡仿真結(jié)果

仿真條件設(shè)置：三相電網(wǎng)電壓幅值為311 V標(biāo)幺值為1，A相電壓標(biāo)幺值為0.8，B相電壓標(biāo)幺值為1，C相電壓標(biāo)幺值為0.6，電壓頻率為50 Hz，仿真結(jié)果如圖8所示。

圖8 三相電壓不平衡時(shí)仿真結(jié)果Fig.8 The simulation results of unbalanced three?phase voltage

3.1.2 頻率突變仿真結(jié)果

仿真條件設(shè)置：三相電網(wǎng)電壓幅值為311 V標(biāo)幺值為1，A相電壓標(biāo)幺值為1，B相電壓標(biāo)幺值為1，C相電壓標(biāo)幺值為1，電壓頻率在0.1 s時(shí)由50 Hz突變?yōu)?0 Hz，仿真結(jié)果如圖9所示。

圖9 頻率突變時(shí)仿真結(jié)果Fig.9 The simulation results of frequency mutation

從仿真結(jié)果可以看出，在電網(wǎng)電壓不平衡情況下，SOGI?PLL能夠很好地提取出電網(wǎng)電壓中正序分量的幅值、頻率以及相位信息。在頻率突變的情況下SOGI也能夠很好地抑制2次諧波分量，達(dá)到準(zhǔn)確提取正序分量的目的。通過仿真分析，驗(yàn)證了SOGI?PLL在三相電壓不平衡條件下的有效性。

3.2 實(shí)驗(yàn)結(jié)果分析

本文利用APF為實(shí)驗(yàn)平臺(tái)，以TMS320C28346為控制芯片，實(shí)現(xiàn)SOGI?PLL控制算法。搭建三相不平衡電壓源。三相電壓采樣頻率為16 kHz，其電壓采樣數(shù)據(jù)和計(jì)算得到的頻率和相位等信息存儲(chǔ)在外擴(kuò)的SRAM中?，F(xiàn)將數(shù)據(jù)導(dǎo)出至Matlab中得到實(shí)驗(yàn)波形。

圖10為三相不平衡電壓波形圖。圖11和圖12分別為無SOGI濾波器結(jié)構(gòu)和加入SOGI濾波器結(jié)構(gòu)時(shí)捕獲頻率的波形圖。

圖10 三相電壓采樣波形Fig.10 The sample waveform of three-phase voltage

圖11 無濾波器結(jié)構(gòu)的頻率波形Fig.11 The waveform of frequency without filter

圖12 加入濾波器結(jié)構(gòu)的頻率波形Fig.12 The waveform of frequency with filter

由圖11和圖12的對(duì)比可知，無濾波器結(jié)構(gòu)時(shí)捕獲的頻率值在50 Hz附近存在較大波動(dòng)，而存在濾波器結(jié)構(gòu)時(shí)頻率基本穩(wěn)定在50 Hz。電壓不平衡時(shí)其中含有2次諧波成分，使頻率的檢測(cè)帶來了極大的誤差從而影響鎖相，所以本文所介紹的這種基于SOGI濾波器來濾除2次諧波是相當(dāng)必要的。

基波相位波形如圖13所示。

圖13 基波相位波形Fig.13 The waveform of fundamental wave

由圖13可知，反饋到d，q分解的相位范圍為0到2π，頻率大約為50 Hz。d，q軸分量波形如圖14所示。由圖14可知，三相電壓d軸分量在248 V附近波動(dòng)，而q軸分量在0 V附近波動(dòng)，說明三相電壓的相位已經(jīng)被鎖定。

圖14d，q軸分量波形Fig.14 The waveforms ofd，qaxis component

4 結(jié)論

針對(duì)三相電壓不平衡時(shí)電網(wǎng)電壓鎖相問題，本文提出了一種基于自適應(yīng)二階廣義積分器的鎖相環(huán)，通過二階廣義積分器對(duì)三相電壓不平衡時(shí)的2次諧波進(jìn)行提取并消除，同時(shí)在電網(wǎng)頻率突變時(shí)此種結(jié)構(gòu)具有良好的頻率自適應(yīng)性能，可實(shí)現(xiàn)精密鎖相，在工程實(shí)踐中具有重要意義。

［1］ARI Mohand，EF EI?Saadany.A Robust Natural Frame Based Interfacing Scheme for Grid?connected Distributed Generation Inverters［J］.IEEE Transaction on Energy Conversion，2011，26（8）：728-736.

［2］Zhan Changjiang，F(xiàn)itzer C，Ramachandaramurthy Vk，et al.Software Phase?locked Loop Applied to Dynamic Voltage Re?storer（DVR）［C］//Power Engineering Society.Winter Meet?ing，2001，3：1033-1038.

［3］Chung Se-kyo.A Phase Tracking System for Three Phase Util?ity Interface Inverters［J］.IEEE Transactions on Power Elec?tronics，2000，15（3）：431-438.

［4］Hilmy Awad，Jan Svensson Bollen M J.Tuning Software Phase?locked Loop for Series?connected Converters［J］.IEEE Trans?actions on Power Delivery，2005，20（1）：300-308.

［5］Karshenas H R，Saghafi H.Basic Criteria in Designing LCL FiltersforGrid Connected Converters［C］//International Sumpsoium on Industrial Electrouics，IEEE 2006，3：1996-2000.

［6］Lee Sang?Joon，Kang Jun?Koo，Sul Seung?Ki.A New Phase Detecting Method for Power Conversion Systems Considering Distorted Conditions in Power System［C］//Proceeding of In?dustry Applications Conference，1999，4：2167-2172.

［7］Svensson J.Synchronization Methods for Grid?connected Volt?age Source Converters［J］.IEEE Proc.Inst.Elect.Eng.Gen?eration，Transmission，Distribution，2001（5）：229-335.

［8］Pedro Rodriguze，Josep Pou，Joan Bergas.Decoupled Double Synchronous Reference Frame PLL for Power Converters Con?trol［J］.IEEE Transactions on Power Electronics，2007，22（2）：584-592.

［9］Wang Yi Fei，Li Yun Wei.Three?phase Cascaded Delayed Signal Cancellation PLL for Fast Selective Harmonic Detec?tion［J］.IEEE Transactions on Industrial Electronics，2011，60（99）：1.

［10］Wang Yi Fei，Li Yun Wei.Analysis and Digital Implementa?tion of Cascaded Delayed?signal?cancellation PLL［J］.IEEE Transactions on Power Electronics，2011，26（4）：1067-1080.

Design of Phase Locked Loop Based on Second Order Generalized Integrator for Unbalanced Three?phase Voltage

PENG Jiangwei1，ZHU Dewen2，YANG Hongan1，YE Jie1
（1.School of Automation，Huazhong University of Science and Technology，Wuhan430074，Hubei，China；2.Lanzhou Nuclear Enrichment Ltd.，Lanzhou730065，Gansu，China）

TP273

A

10.19457/j.1001-2095.20170907

武器裝備預(yù)研基金項(xiàng)目（9140A33010115JW05013）

彭江偉（1994-），男，碩士研究生，Email：295332967@qq.com

2016-07-26

修改稿日期：2016-10-12