白會(huì)新，馬振洋，王志武，楊 可，曾佩佩

（中國(guó)民航大學(xué)a.工程技術(shù)訓(xùn)練中心；b.天津市民用航空器適航與維修重點(diǎn)實(shí)驗(yàn)室，天津 300300）

射頻前端基準(zhǔn)電流源低電壓抗電磁干擾設(shè)計(jì)

白會(huì)新a，馬振洋b，王志武a，楊 可a，曾佩佩a

（中國(guó)民航大學(xué)a.工程技術(shù)訓(xùn)練中心；b.天津市民用航空器適航與維修重點(diǎn)實(shí)驗(yàn)室，天津 300300）

基于CMOS體驅(qū)動(dòng)，提出低電壓基準(zhǔn)電流源電路抗干擾設(shè)計(jì)，提高航管一次雷達(dá)射頻前端接收電路的可靠性。電路采用體驅(qū)動(dòng)技術(shù)實(shí)現(xiàn)低電源電壓工作，采用敏感隔離結(jié)構(gòu)提高電流鏡電路抗干擾性能。設(shè)計(jì)采用電源電壓為1 V的0.35 μm標(biāo)準(zhǔn)CMOS工藝，對(duì)該基準(zhǔn)電流源電路的抗電磁干擾特性進(jìn)行理論分析與仿真驗(yàn)證，并同普通體驅(qū)動(dòng)結(jié)構(gòu)相比較。實(shí)驗(yàn)結(jié)果表明：當(dāng)輸入端存在3倍于參考電流大小的電磁干擾時(shí)，該結(jié)構(gòu)的電流偏移小于0.3 μA。

CMOS體驅(qū)動(dòng)；低電壓；基準(zhǔn)電流源；敏感隔離；抗干擾

航管一次雷達(dá)是實(shí)現(xiàn)雷達(dá)管制的必要設(shè)備，對(duì)民航飛行安全具有重要意義[1]。遠(yuǎn)程航管一次雷達(dá)可與廣域多點(diǎn)定位和自動(dòng)相關(guān)監(jiān)視等系統(tǒng)組合，形成性能更全面、可靠性更高的綜合空中交通管理系統(tǒng)，具有良好的應(yīng)用前景[2]。航管一次雷達(dá)主要用于遠(yuǎn)程航路監(jiān)視，其處理的信號(hào)帶寬窄、載頻變化范圍大，實(shí)際應(yīng)用中接收機(jī)的線性動(dòng)態(tài)范圍需足夠大、靈敏度足夠高，同時(shí)，可靠性和穩(wěn)定性必須滿足使用需求。因此，提升航管一次雷達(dá)接收機(jī)性能，以及提高其精確性和可靠性具有重要意義。

雷達(dá)數(shù)字接收機(jī)包括射頻前端、模數(shù)轉(zhuǎn)換器ADC、數(shù)字前端等主要電路模塊，其中，射頻前端電路模塊主要由濾波電路、放大電路、基準(zhǔn)電路等模擬電路組成。由于放大電路、基準(zhǔn)電路及模數(shù)轉(zhuǎn)換器等模擬器件直接對(duì)信號(hào)進(jìn)行接收，處理輸出后傳遞給下級(jí)單元，因此，其電磁敏感特性對(duì)整個(gè)系統(tǒng)的影響最為嚴(yán)重，由電磁干擾（EMI）引起的放大電路及基準(zhǔn)電路的性能降級(jí)會(huì)導(dǎo)致整個(gè)系統(tǒng)性能的削弱甚至失效[3]。針對(duì)接收機(jī)中使用的基準(zhǔn)電流電路，分析其面臨的低工作電壓及電磁敏感問(wèn)題，設(shè)計(jì)一種基于體驅(qū)動(dòng)的鏡像節(jié)點(diǎn)敏感隔離結(jié)構(gòu)，提高基準(zhǔn)電流的精確性，進(jìn)而提高接收機(jī)射頻前端的抗干擾性能。

1 傳統(tǒng)基準(zhǔn)電流源電路

基準(zhǔn)電流源電路種類廣泛，但其結(jié)構(gòu)和工作原理均與傳統(tǒng)基準(zhǔn)電流源相同，如圖1（a）所示。參考電流在電阻R上產(chǎn)生，M1與M2、M1與M3構(gòu)成電流鏡結(jié)構(gòu)[4]。電流鏡是基準(zhǔn)電流源的核心結(jié)構(gòu)，是實(shí)現(xiàn)輸出電流同參考電流精確匹配的關(guān)鍵電路單元，也是易受電磁干擾影響的結(jié)構(gòu)，傳統(tǒng)電流鏡電路如圖1（b）所示。在電流鏡輸入端產(chǎn)生一個(gè)參考電流Iref，輸出端理論上將輸出一個(gè)大小和方向都等于參考電流的輸出電流Iout作為基準(zhǔn)電流供后級(jí)使用。

圖1 基準(zhǔn)電流源及核心結(jié)構(gòu)Fig.1 Current reference and critical component

2 低電壓電流鏡及敏感特性分析

射頻綜合系統(tǒng)要求電子設(shè)備高度集成化，集成電路的電源電壓不斷降低，傳統(tǒng)柵極鏡像電流鏡已不能滿足低電壓的使用需求[5]。本文設(shè)計(jì)一種體驅(qū)動(dòng)[6]電流鏡結(jié)構(gòu)，可在低電源電壓條件下正常工作，如圖2（a）所示。PMOS晶體管的柵極連接最低電位，可使PMOS晶體管的柵源電壓維持正常，使PMOS晶體管源極和漏極之間形成導(dǎo)電溝道，不受閾值電壓VTH及電源電壓的制約，實(shí)現(xiàn)低電源電壓工作。同時(shí)，基準(zhǔn)PMOS晶體管M1的漏極同襯底相連，鏡像PMOS晶體管M2的襯底同M1的襯底相連，構(gòu)成低電壓體驅(qū)動(dòng)電流鏡。

圖2 低電壓電流鏡Fig.2 Low-voltage current mirror

在普通體驅(qū)動(dòng)電流鏡結(jié)構(gòu)中，由于鏡像節(jié)點(diǎn)存在寄生電容Ct，如圖2（b）所示，當(dāng)輸入?yún)⒖级舜嬖陔姶鸥蓴_時(shí)，輸出電流將產(chǎn)生偏移，即

可見(jiàn)，由于非線性干擾信號(hào)在線性電路中進(jìn)行傳輸，輸出晶體管襯源電壓發(fā)生變化。由于寄生電容的存在，電荷泵效應(yīng)產(chǎn)生，電流鏡電路匹配電流的精確性受到電磁干擾影響，影響大小由調(diào)制因子m直觀體現(xiàn)。

3 抗電磁干擾低電壓電流鏡設(shè)計(jì)

為提高電路抗電磁干擾能力，實(shí)現(xiàn)體驅(qū)動(dòng)電流鏡在低電壓領(lǐng)域的高可靠性應(yīng)用，應(yīng)通過(guò)電路設(shè)計(jì)降低鏡像節(jié)點(diǎn)寄生電容Ct，同時(shí)降低影響因子m以抑制由電磁干擾造成的輸出基準(zhǔn)電流偏移。

本文提出一種鏡像節(jié)點(diǎn)敏感隔離結(jié)構(gòu)，如圖3所示。PMOS晶體管M1、M2構(gòu)成電流鏡結(jié)構(gòu)。CMOS晶體管M4將敏感鏡像節(jié)點(diǎn)同M1漏極隔離，通過(guò)適當(dāng)選擇CMOS晶體管M3的尺寸，可保證靜態(tài)偏置處于適當(dāng)電位。M3和M4構(gòu)成負(fù)反饋，使得基準(zhǔn)晶體管M1的襯源電壓在電磁干擾作用下仍可維持恒定。若由于干擾使輸入電流升高，導(dǎo)致VDS1增高，則M4的襯底電壓升高，加大通過(guò)M4的電流IDS4。由于VDD恒定，VDS4隨IDS4的升高而升高，使得VDS3降低，進(jìn)而降低M1的襯底電壓，使輸入電流趨向恒定。同時(shí)，電容Ca、Cb構(gòu)成二階濾波電路，進(jìn)一步降低電磁干擾對(duì)輸出電流的影響。本結(jié)構(gòu)中，由于電容Cb的電流直接由電源電壓通過(guò)晶體管M3提供，其并不會(huì)引發(fā)電荷泵效應(yīng)，亦不會(huì)對(duì)電路的電磁兼容性能造成消極影響。

圖3 鏡像節(jié)點(diǎn)敏感隔離低電壓電流鏡Fig.3 Low-voltage current mirror with sensitive-isolated mirror node

4 仿真

為衡量本文提出的低電壓電流鏡設(shè)計(jì)在電磁兼容方面性能的提高，首先對(duì)普通體驅(qū)動(dòng)電流鏡的電磁兼容性能進(jìn)行仿真?；鶞?zhǔn)端采用0直流平均值的正弦波作為干擾信號(hào)[8]，電磁干擾信號(hào)幅度為30 μA，干擾信號(hào)頻率為1 MHz，輸出電流的仿真結(jié)果如圖4所示。

圖4 傳統(tǒng)體驅(qū)動(dòng)電流鏡輸出電流Fig.4 Output current of traditional bulk-driven current mirror

傳統(tǒng)體驅(qū)動(dòng)電流鏡在電磁干擾的影響下，輸出電流產(chǎn)生波動(dòng)。更為嚴(yán)重的是，直流電流值發(fā)生偏移，產(chǎn)生電流偏移，這將對(duì)以此電流鏡結(jié)構(gòu)為偏置電路的后級(jí)電路結(jié)構(gòu)產(chǎn)生嚴(yán)重影響。如圖4所示，干擾信號(hào)幅度為30μA時(shí)，輸出直流電流偏移值約高達(dá)7μA，遠(yuǎn)遠(yuǎn)超過(guò)使用容限。

在相同電磁干擾條件下，對(duì)本文提出的電路設(shè)計(jì)進(jìn)行電磁兼容性能仿真，結(jié)果如圖5所示?？梢?jiàn)，當(dāng)電路未穩(wěn)定工作時(shí)，輸出電流偏移最大值僅約為0.3 μA，當(dāng)電路穩(wěn)定工作后，輸出基本無(wú)直流電流偏移。

圖5 敏感隔離電流鏡輸出電流Fig.5 Output current of sensitive-isolated current mirror

本文設(shè)計(jì)的電磁兼容高可靠性低電壓電流鏡結(jié)構(gòu)主要晶體管的寬長(zhǎng)比如表1所示，工作電壓為1 V。設(shè)計(jì)采用標(biāo)準(zhǔn)n阱0.35 μm CMOS工藝，仿真平臺(tái)為Cadence。

表1 敏感隔離低電壓電流鏡器件參數(shù)Tab.1 Device parameter of sensitive-isolated low-voltage current mirror

5 結(jié)語(yǔ)

本文討論了雷達(dá)接收機(jī)電路組成單元基準(zhǔn)電流源電路的電磁敏感問(wèn)題，提出了抗電磁干擾低電壓電流鏡結(jié)構(gòu)。其采用體驅(qū)動(dòng)技術(shù)，使用鏡像節(jié)點(diǎn)敏感隔離結(jié)構(gòu)。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)電路可在1 V低電源電壓條件下工作，可有效抑制由電磁干擾造成的直流電流偏移，抗電磁干擾性能良好。

[1]安春雨,陳忠先.空管一次雷達(dá)的市場(chǎng)要求及發(fā)展[J].空中交通管理,2006(5):28-30.

[2]孫一超.射頻帶通采樣雷達(dá)數(shù)字接收機(jī)的研究與設(shè)計(jì)[D].南京:南京理工大學(xué),2014.

[3]CORDOVA D,TOLEDO P,FABRIS E.A Low-Voltage Current Reference with High Immunity to EMI[C]//Integrated Circuits and Systems Design IEEE,Aracaju,September 1-5,2014:1-6.

[4]PAUL R G,PAUL J H,STEPHEN H,et al.模擬集成電路的分析與設(shè)計(jì)[M].北京:高等教育出版社,2003.

[5]白會(huì)新,李洪革,謝樹(shù)果,等.抗電磁干擾低電壓CMOS放大器設(shè)計(jì)[J].電子學(xué)報(bào),2015,43(9):1870-1874.

[6]尹 韜,朱樟明,楊銀堂,等.襯底驅(qū)動(dòng)MOSFET特性分析及超低壓運(yùn)算放大器設(shè)計(jì)[J].半導(dǎo)體學(xué)報(bào),2005,26(1):158-162.

[7]REDOUTEé J M,MICHIEL S.EMI resisting CMOS differential pair structure[J].Electronics Letters,2006,42(21):1217-1218.

[8]LI Hong’ge,BAI Huixin,XIE Shuguo,et al.Bulk-driven CMOS amplifier with high EMI immunity[J].IEEE Transactions on Electromagnetic Compatibility,2015,57(6):1425-1434.

（責(zé)任編輯：劉佩佩）

Design of low-voltage current reference circuit in RF front-end with high electromagnetic interference immunity

BAI Huixina,MA Zhenyangb,WANG Zhiwua,YANG Kea,ZENG Peipeia
（a.Engineering Techniques Training Center;b.Civil Aircraft Airworthiness and Maintenance Key Lab of Tianjin,CAUC,Tianjin 300300,China）

Based on CMOS bulk-driven structure,a low-voltage current reference circuit with high electromagnetic interference （EMI） immunity is proposed,improving the reliability of RF front-end receiver circuit in primary surveillance radar.In the circuit,bulk-driven structure realizes low-voltage supply and sensitive isolation structure improves EMI immunity.The design is implemented in a 0.35 μm standard CMOS process using 1V power supply.Theoretical analysis and simulation results for EMI robustness are presented and compared with the classical bulk-driven structure.Results show that the current shift of the proposed design is less than 0.3 μA when a 3 times of EMI referred to the reference current is presented in the input.

CMOS bulk-driven;low-voltage;current reference;sensitive isolation;EMI immunity

V243.2；TN432

：A

：1674－5590（2017）04－0051－03

2017-01-12；

：2017-03-13

國(guó)家自然科學(xué)基金項(xiàng)目（61601468）；中國(guó)民用航空局科技創(chuàng)新引導(dǎo)資金項(xiàng)目（20150227）；中國(guó)民航大學(xué)實(shí)驗(yàn)技術(shù)創(chuàng)新基金項(xiàng)目（2016SYCX30）

白會(huì)新（1990—），女，河北承德人，助理工程師，碩士，研究方向?yàn)殡娐废到y(tǒng)設(shè)計(jì)和實(shí)驗(yàn)技術(shù)研究.