王斌虎

（內(nèi)蒙古工業(yè)大學(xué) 機械學(xué)院測控系，內(nèi)蒙古 呼和浩特 010000）

基于FPGA的無刷直流電機控制系統(tǒng)

王斌虎

（內(nèi)蒙古工業(yè)大學(xué) 機械學(xué)院測控系，內(nèi)蒙古 呼和浩特 010000）

文章偏重解析無刷直流電機的內(nèi)部構(gòu)造、工作方式和控制原理，并研究基于FPGA的無刷直流電機控制系統(tǒng)。其基本原理是FPGA輸出的PWM波首先經(jīng)過推挽放大電路，然后啟動六個功率管，由功率管組成的三相全橋式逆變電路控制電機定子的各相通斷，其偏差經(jīng)電流調(diào)節(jié)后的信號控制PWM占空比，完成無刷直流電動機的速度與電流控制。

FPGA；PWM波；逆變電路控制

無刷直流電機的應(yīng)用相當(dāng)廣泛，在汽車、器材、產(chǎn)業(yè)工控、自動化和航空航天等都有應(yīng)用。文章以基金項目“仿人機器人步態(tài)控制研究”為背景，對無刷直流電機的控制展開研究。

1 無刷直流電機控制系統(tǒng)的總體設(shè)計

（1）無刷直流電機的電源供應(yīng)。Q1～Q6是功率場效應(yīng)管，AB通電，打開Q1Q5晶體管且其他晶體管保持截止?fàn)顟B(tài)。從晶體管的結(jié)構(gòu)可以知道，每一項開關(guān)管不能在同一時刻導(dǎo)通，故在給控制開關(guān)管信號時應(yīng)注意上下橋臂要反向給控制信號，為防止上橋臂沒有截止，而下橋臂已經(jīng)導(dǎo)通的情況出現(xiàn)，所以驅(qū)動信號應(yīng)有適當(dāng)?shù)乃绤^(qū)時間，從而避免無刷電機或器件的損壞。

磁場和轉(zhuǎn)子進行合閘線圈遵循彎曲的過程中，有六個凸極線圈，兩個相對的徑向線圈形成一個線圈組，紅色是C線圈，綠色是B線圈，黃色是A線圈，線圈組按星形方式連接，標(biāo)ABC字母的是三個線圈的輸入端。在外轉(zhuǎn)子磁軛固定在弧形的永磁磁極，N極向藍軸，紅色是S極軸。圖1中右邊是定子的磁場方向，磁場會產(chǎn)生切換流程的變化與定子旋轉(zhuǎn)，代表有固定產(chǎn)生的磁場。

圖1 六凸極結(jié)構(gòu)正視圖

對于三相二導(dǎo)通的無刷直流電機，圖2給出了其連接結(jié)構(gòu)圖。AB相通電時，轉(zhuǎn)子產(chǎn)生的磁場對電流有力的作用，由左手定律可得，判斷線圈AA'的上半部分受到一個電磁力，方向是順時針方向，而AA'的下半部分同時受到一個順時針方向的電磁力。因為線圈繞組在定子之上，定子是固定的，由力的作用是相互的可知，轉(zhuǎn)子會受到一個逆時針方向的作用力。

圖2 橋式主電路原理圖

以上介紹就是在各個狀態(tài)下無刷直流電機轉(zhuǎn)子轉(zhuǎn)動的全過程。從而可以得出，根據(jù)轉(zhuǎn)子位置的不同，進行導(dǎo)通相有規(guī)律的切換，轉(zhuǎn)子就可以按所想要得到的方式轉(zhuǎn)動，從而實現(xiàn)了直流無刷電機的簡單控制。

電機是間斷性供電的。故而提高繞組的電利用率，可以使同時通電導(dǎo)體數(shù)目增加，從而導(dǎo)致電阻下降，提高效率。由此來看，定子的繞組三相比四相好，四相比無相好，電子開關(guān)線路采用全橋控制。

（2）FPGA模塊調(diào)試。從圖3中可以看出，每一時刻只有單相導(dǎo)通，而且由實物圖中可以看出T1T5管導(dǎo)通且其他晶體管保持截止?fàn)顟B(tài)，隨后經(jīng)60轉(zhuǎn)子旋轉(zhuǎn)，再順序切換場效應(yīng)管的下一組通斷，順序為AB→AC→BC→BA→CA→CB以此類推。則有如下波形：

圖3 六狀態(tài)正轉(zhuǎn)各相波形圖

2 基于FPGA的無刷直流電機控制系統(tǒng)的軟件設(shè)計

（1）Cyclone系列FPGA的組成。Cyclone系列器件是一款低成本、高性價比的FPGA，包含5種邏輯資源：邏輯陣列塊、可編程I/O控制模塊、嵌入式陣列塊、鎖相環(huán)和可編程內(nèi)部連線陣列。①邏輯陣列快。邏輯陣列塊（LAB）是FPGA的重要組成部分，是實現(xiàn)復(fù)雜邏輯功能的主要資源。②可編程I/O模塊。I/O模塊提供了器件引腳與內(nèi)部邏輯陣列之間的連接，可被配置為輸入、輸出和雙向工作方式。③可編程連線資源。可編程連線資源包括各種金屬連接和一些可編程開關(guān)，將各個LAB、LAB與I/O模塊、LAB與嵌入式模塊、嵌入式模塊、嵌入式模塊與I/O模塊連接起來，構(gòu)成復(fù)雜功能的系統(tǒng)。④嵌入式陣列塊。Cyclone系列FPGA中含有嵌入式存儲器，由數(shù)十個M4K的存儲器模塊組成，每個RAM模塊有4608位，可靈活構(gòu)成單口RAM、雙扣RAM、FIFO、移位寄存器、仿真ROM。用嵌入式存儲器實現(xiàn)較復(fù)雜的邏輯功能，占用器件面積小，速度快。⑤嵌入式鎖相環(huán)。FPGA的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定，在工作時，這些配置數(shù)據(jù)存放在片內(nèi)的SRAM或者熔絲圖上。FPGA掉電后將丟失原有的邏輯信息，所以在實際應(yīng)用中需要為FPGA芯片配置一個專用的ROM。

（2）EDA技術(shù)的設(shè)計流程。EDA設(shè)計流程包括設(shè)計準(zhǔn)備、設(shè)計輸入、設(shè)計處理、設(shè)計校驗、器件編程和設(shè)計完成幾個步驟。①設(shè)計準(zhǔn)備：設(shè)計準(zhǔn)備是指設(shè)計者在設(shè)計之前，依據(jù)設(shè)計的要求，確定系統(tǒng)所要完成的功能及復(fù)雜程度、期間資源的利用和所需成本等要做的準(zhǔn)備工作，如進行方案論證、系統(tǒng)設(shè)計和器件選擇等。②原理圖輸入方式：利用EDA工具提供的圖形編輯器以原理圖的方式進行輸入。該方式適用于對系統(tǒng)及各部分電路很熟悉的情況，或在系統(tǒng)對時間特性要求較高的場合。③硬件描述語言的文本輸入方式：硬件描述語言的文本輸入方式是一種普遍性的輸入方法，大部分的EDA工具軟件都支持文本的編輯和編譯。目前常用的高層硬件描述語言有VHDL和VerilogHDL，運用硬件描述語言設(shè)計已成為當(dāng)前的趨勢。④設(shè)計處理：在處理設(shè)計的階段中，編譯軟件將對設(shè)計輸入文件進行邏輯化簡、綜合和優(yōu)化，并適當(dāng)?shù)挠靡黄蚨嗥骷詣拥剡M行適配，最后產(chǎn)生編程用的編程文件。⑤器件測試和設(shè)計驗證：采用邊界掃描測試技術(shù)進行功能測試，測試成功后才完成其設(shè)計。驗證時將編程文件下載到FPGA或CPLD中，然后進行相應(yīng)的輸入操作，觀察和檢測輸出結(jié)果，從而實現(xiàn)對設(shè)計電路的功能驗證。

3 Nios II集成開發(fā)環(huán)境（IDE）介紹

任何的軟件開發(fā)任務(wù)均可以在Nios II IDE環(huán)境下完成和實現(xiàn)，涵括了許多的功能，其中有調(diào)試程序、編譯和編輯，此環(huán)境下為系統(tǒng)提供了一個統(tǒng)一的開發(fā)平臺，適用于所有的Nios II處理器系統(tǒng)。Nios II集成開發(fā)環(huán)境（IDE）有4個主要的功能：①工程管理器；②編輯器、編譯器；③調(diào)試器；④閃存編程器。

4 展望

（1）文章采用高性能芯片通過編程控制六個場效應(yīng)管的通斷，從而控制電機的轉(zhuǎn)速；實現(xiàn)了基于FPGA的無刷直流電機控制系統(tǒng)，但是受環(huán)境條件和時間的影響，本系統(tǒng)仍然存在不足，且有待以后進一步的改變。

（2）文章所展示的系統(tǒng)均是在理想條件下進行調(diào)試的，改進方式，應(yīng)增加多種負(fù)載測試，并且可以將控制系統(tǒng)置于真實的環(huán)境中進行調(diào)試。

（3）對于芯片的資源利用不夠充分，沒有用到FPGA內(nèi)核對程序進行開發(fā)的部分，對FPGA芯片本身的功能的挖掘有待提高。

（4）應(yīng)改善對轉(zhuǎn)子的測量方法，有效提高精度，提高對電機轉(zhuǎn)速測量測試的準(zhǔn)確性和實時性。

（5）所采用的電機是內(nèi)置控制電路的一種無刷直流電機控制系統(tǒng)，且是用一項PWM波輸入，內(nèi)置轉(zhuǎn)化為六路PWM波來控制場效應(yīng)管的通斷。

5 結(jié)語

基于FPGA的電機控制系統(tǒng)大大提高了無刷直流電機的性能，同時提高了無刷直流電機響應(yīng)速度和控制精度，進一步開發(fā)強大的編程能力，可實現(xiàn)隨時修改電路設(shè)計大大降低了復(fù)用成本。快速換向的工作方式與傳統(tǒng)電機比較避免了很多問題，應(yīng)用更加廣泛，PWM波控具有三相中心對稱，周期、頻率和占空比可調(diào)，性能優(yōu)異、可靠性高等優(yōu)點。

王斌虎，男，碩士，主要研究方向：專業(yè)儀器科學(xué)與技術(shù)。