張凱+李晨杰+劉豫東+金明+顧斌+吳珊珊

摘 要： 基于奈奎斯特采樣定理和FPGA器件設(shè)計(jì)了一款采樣率自適應(yīng)分配的雙蹤數(shù)字示波器。采用雙通道共享雙A/D，按照輸入信號(hào)帶寬比自適應(yīng)分配二通道采樣率的方案，有效地解決了傳統(tǒng)模式下二通道采樣率無法相互調(diào)劑的弊端，從而顯著提高了示波器的帶寬上限和采樣效率。在總采樣率約束下，較傳統(tǒng)采樣模式，帶寬上限提高近2倍， 對(duì)高斯分布下的信號(hào)帶寬采樣效率提高約1.5倍。

關(guān)鍵詞： 示波器； 帶寬； 采樣； 自適應(yīng)； FPGA

中圖分類號(hào)： TN702?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2017）17?0154?04

Self?adaptive allocation technology of sampling rate in design of dual?trace oscilloscope

ZHANG Kai1， 2， LI Chenjie1， LIU Yudong1， JIN Ming2， GU Bin2， WU Shanshan2

（1. Jiangsu Province R&D Center of Electronic Information Engineering Technologies， Nanjing 210023， China；

2. School of Electronic Information Engineering， Nanjing College of Information Technology， Nanjing 210023， China）

Abstract： Based on the Nyquist sampling theorem and FPGA devices， a sampling rate adaptively?allocating dual?trace digital oscilloscope was designed. The two channels sharing dual A/Ds are adopted to allocate two channels′ sampling rates in accordance with the bandwidth ratios of input signals， and overcome the disadvantage that the sampling rates cannot be mutually supported between two channels in the traditional mode， thereby the bandwidth upper limit and sampling efficiency of the oscilloscope are significantly raised. Under the constraint of the total sampling rate， the upper limit of the bandwidth is nearly doubled， and the sampling efficiency is increased by roughly 1.5 times for signals′ bandwidths in Gaussian distribution， in comparison with the traditional sampling mode.

Keywords： oscilloscope； bandwidth； sampling； self?adaption； FPGA

0 引 言

數(shù)字示波器作為電子設(shè)計(jì)及工業(yè)測(cè)量領(lǐng)域里一種廣泛應(yīng)用的電子測(cè)量?jī)x器，其工作實(shí)質(zhì)為將時(shí)變電信號(hào)轉(zhuǎn)換成時(shí)域曲線，通過對(duì)電量的頻率、幅度、電位差等參數(shù)進(jìn)行實(shí)時(shí)分析，以實(shí)現(xiàn)對(duì)信號(hào)實(shí)時(shí)變化過程的研究[1?3]。目前，數(shù)字存儲(chǔ)示波器通常是雙通道的，且采用每一個(gè)通道配一個(gè)A/D芯片，兩個(gè)通道采樣率相同[4?8]。然而，在雙蹤觀察信號(hào)時(shí)，兩個(gè)通道信號(hào)的帶寬相差較大的情況是常見的。因此，傳統(tǒng)設(shè)計(jì)往往會(huì)發(fā)生如下現(xiàn)象：其一通道的寬帶信號(hào)由于采樣率不夠?qū)е虑凡蓸?，而另一通道的窄帶信?hào)由于采樣率過剩導(dǎo)致過采樣，從而使示波器的觀察能力不能得到充分發(fā)揮?；诖耍疚奶岢鲆环N雙通道共享雙A/D的方案，按照雙通道信號(hào)帶寬比自適應(yīng)分配采樣率，有效地解決了上述問題。

1 系統(tǒng)總體設(shè)計(jì)方案

如圖1所示為系統(tǒng)總體框圖。FPGA是整個(gè)系統(tǒng)的控制及數(shù)據(jù)處理核心，負(fù)責(zé)完成硬件電路以及大量數(shù)據(jù)信息的處理控制工作。信號(hào)從A、B兩通道輸入后，首先由前級(jí)信號(hào)調(diào)理電路將其調(diào)理至A/D轉(zhuǎn)換器采樣時(shí)所能處理的電壓范圍以內(nèi)，而后通過高速切換的模擬開關(guān)控制兩路目標(biāo)信號(hào)依次進(jìn)入A/D轉(zhuǎn)換器，將其轉(zhuǎn)換成可處理的數(shù)字量，并將采集到的樣本點(diǎn)送入FPGA，在此進(jìn)一步通過FFT分析其帶寬信息并轉(zhuǎn)換成控制時(shí)序信號(hào)來控制模擬開關(guān)的工作。波形顯示采用240×128的LCD液晶顯示觸摸屏，可以實(shí)現(xiàn)垂直靈敏度從2 mV/div～2.5 V/div共8檔，掃描靈敏度從1 μs/div～500 ms/div共10檔，以下主要對(duì)系統(tǒng)中的主要硬件模塊及其功能進(jìn)行介紹。

2 系統(tǒng)硬件設(shè)計(jì)

2.1 高速模擬開關(guān)

高速模擬開關(guān)的工作原理類似單刀雙擲開關(guān)，通過控制時(shí)序信號(hào)（CTL）的控制達(dá)到對(duì)兩個(gè)采樣通道進(jìn)行依次切換的目的。當(dāng)目標(biāo)信號(hào)通過高速切換的模擬開關(guān)時(shí)，A/D轉(zhuǎn)換器在控制信號(hào)為高電平時(shí)對(duì)A通道進(jìn)行采樣，在控制信號(hào)為低電平時(shí)對(duì)B通道進(jìn)行采樣。

2.2 A/D采樣電路

系統(tǒng)中ADC采用TLC5510芯片，其最高采樣率為20 MHz，實(shí)時(shí)采樣率可達(dá)16 MHz。TLC5510為8 b芯片，對(duì)應(yīng)于0x00～0xFF128點(diǎn)采樣范圍。但實(shí)際只用高7位作為有效位，每比特對(duì)應(yīng)16點(diǎn)，故其采樣頻率可通過下式得到：endprint

（1）

式中表示LCD顯示屏上水平網(wǎng)格中的時(shí)間。

2.3 信號(hào)調(diào)理控制部分

如圖2所示為信號(hào)調(diào)理控制部分電路，負(fù)責(zé)進(jìn)一步完成對(duì)輸入信號(hào)的電壓調(diào)節(jié)。

圖2 信號(hào)調(diào)理電路

可見，衰減部分主要為一片8 b數(shù)模轉(zhuǎn)換芯片（DAC）DAC0832。其輸出電壓幅度可表示為：

（2）

式中：為輸入電壓；為來自Nois Ⅱ處理器的輸入信號(hào)。當(dāng)發(fā)生改變，系統(tǒng)將調(diào)整其衰減系數(shù)，每一路通道的每檔垂直靈敏度都與調(diào)理電路的增益相對(duì)應(yīng)，具體的增益因子與垂直掃描靈敏度之間的對(duì)應(yīng)關(guān)系如表1所示。

2.4 采樣控制部分

采樣控制部分的設(shè)計(jì)是整個(gè)系統(tǒng)設(shè)計(jì)的核心，主要由高速緩存單元、樣本存儲(chǔ)單元、采樣控制單元、數(shù)字濾波單元四部分組成，具體的組成框圖如圖3所示。

（1） 存儲(chǔ)單元

高速緩存單元通過FIFO實(shí)現(xiàn)，負(fù)責(zé)存儲(chǔ)經(jīng)A/D采樣模塊處理后所得的目標(biāo)信號(hào)的數(shù)字量，并將其送入樣本存儲(chǔ)單元存儲(chǔ)起來。

（2） 采樣控制單元

采樣控制單元調(diào)用樣本存儲(chǔ)單元內(nèi)的樣本點(diǎn)，并對(duì)樣本點(diǎn)進(jìn)行快速傅里葉變換（FFT）實(shí)現(xiàn)對(duì)其帶寬信息的分析處理，得到信號(hào)帶寬的加權(quán)系數(shù)；再根據(jù)信號(hào)帶寬的加權(quán)系數(shù)產(chǎn)生一種可變脈寬的控制時(shí)序信號(hào)CTL，實(shí)現(xiàn)對(duì)高速模擬開關(guān)的控制。需要注意的是，控制信號(hào)頻率滿足奈奎斯特采樣定理且小于總采樣頻率，脈寬的變化情況與加權(quán)系數(shù)的變化情況成正相關(guān)。

自適應(yīng)控制算法結(jié)構(gòu)圖如圖4所示，設(shè)定一個(gè)標(biāo)準(zhǔn)量，將帶寬信息量化成可處理數(shù)值，通過一定的函數(shù)關(guān)系加權(quán)到標(biāo)準(zhǔn)量上得到加權(quán)系數(shù)。與此同時(shí)，把所設(shè)定標(biāo)準(zhǔn)量轉(zhuǎn)化成計(jì)數(shù)脈沖，作為標(biāo)準(zhǔn)計(jì)數(shù)脈沖，并在一段時(shí)間內(nèi)得到加權(quán)系數(shù)鎖存起來，讓標(biāo)準(zhǔn)計(jì)數(shù)脈沖無限逼近加權(quán)系數(shù)所映射的計(jì)數(shù)脈沖，得到的計(jì)數(shù)脈沖即可作為高速模擬開關(guān)和數(shù)據(jù)存儲(chǔ)的控制信號(hào)。

（3） 數(shù)字濾波單元

由于在模擬開關(guān)高速切換的過程中會(huì)引入尖峰脈沖，所以考慮在數(shù)據(jù)存儲(chǔ)前先進(jìn)行濾波處理。經(jīng)濾波所得的信號(hào)采樣時(shí)序圖如圖5所示。

3 系統(tǒng)軟件設(shè)計(jì)

本設(shè)計(jì)基于可編程片上系統(tǒng)（System?on?a?Programmable?Chip，SOPC）技術(shù)，以Nios Ⅱ處理器為核心，利用VHDL語言在FPGA芯片上搭建系統(tǒng)，完成信號(hào)調(diào)理控制部分、采樣控制部分以及波形顯示控制部分的管理。該系統(tǒng)具有4 B的FLASH存儲(chǔ)器和8 B的SDRAM，并通過阿瓦隆橋（Avalon bridge）與Nios Ⅱ處理器相連接，可以使用定時(shí)器、JTAG_UART或者其他模塊來運(yùn)行及調(diào)試Nios Ⅱ處理器。系統(tǒng)同時(shí)增加了可編程I/O外圍設(shè)備用于驅(qū)動(dòng)外部仿真液晶及控制顯示。系統(tǒng)軟件主流程圖如圖6所示。

4 測(cè)試結(jié)果分析

4.1 測(cè)試方案

為了對(duì)本文設(shè)計(jì)的示波器性能進(jìn)行測(cè)試，首先考慮通過仿真對(duì)系統(tǒng)性能加以研究，以此完成可行性分析；后進(jìn)行實(shí)驗(yàn)，利用數(shù)字合成信號(hào)發(fā)生器產(chǎn)生正弦信號(hào)，并將其分別送入本示波器輸入端，在不同的信號(hào)峰峰值以及垂直靈敏度條件下對(duì)本示波器的峰值、頻率值的測(cè)量精度加以分析[9?10]。

4.2 可行性分析

假定送入示波器兩輸入端的信號(hào)幅度為1 V，頻率分別為0.5 kHz和2.5 kHz，初相為0的正弦波信號(hào)，如圖7所示。對(duì)本文設(shè)計(jì)的系統(tǒng)進(jìn)行仿真所得波形如圖8所示。由圖7，圖8可見，采樣率自適應(yīng)分配的雙蹤數(shù)字示波器可以在提高帶寬利用率的同時(shí)，完成兩路信號(hào)的波形顯示。

4.3 測(cè)試結(jié)果

（1） 信號(hào)發(fā)生器產(chǎn)生的正弦波信號(hào)峰峰值為0.8 V，示波器的垂直靈敏度為0.1 V/div時(shí)，不同頻率信號(hào)的測(cè)量結(jié)果如表2所示。

（2） 信號(hào)發(fā)生器產(chǎn)生的正弦波信號(hào)峰峰值為15 mV，示波器的垂直靈敏度為2 mV/div時(shí)，不同頻率信號(hào)的測(cè)量結(jié)果如表3所示。

由實(shí)驗(yàn)結(jié)果可見，本示波器的頻率測(cè)量誤差不高于2%，而電壓測(cè)量誤差小于6%，具有較高的測(cè)量精度。其中，頻率測(cè)量誤差主要源自于等精度測(cè)頻中對(duì)頻標(biāo)計(jì)數(shù)的誤差，由高頻小信號(hào)信噪比較低引起；而電壓測(cè)量誤差則是由在前級(jí)調(diào)理電路中運(yùn)放在通頻帶內(nèi)幅頻特性不平坦、運(yùn)放間存在串?dāng)_等原因所導(dǎo)致。

5 結(jié) 語

本文利用FPGA+Nios Ⅱ處理器設(shè)計(jì)了一款采樣率自適應(yīng)分配的雙蹤數(shù)字示波器。本設(shè)計(jì)中輸入待測(cè)信號(hào)經(jīng)過前級(jí)信號(hào)調(diào)理電路把信號(hào)調(diào)整到A/D輸入電壓的范圍之內(nèi)，經(jīng)過A/D轉(zhuǎn)換變成數(shù)字信號(hào)，送到FPGA中進(jìn)行相關(guān)處理；而后再由Nios Ⅱ處理器把要顯示的數(shù)據(jù)送入LCD屏顯示，以此實(shí)現(xiàn)信號(hào)波形的檢測(cè)。由于本示波器雙通道共享雙A/D，按照雙通道信號(hào)帶寬比自適應(yīng)分配采樣率，有效地提高了示波器的帶寬利用率。同時(shí)，F(xiàn)PGA的應(yīng)用使得數(shù)字存儲(chǔ)示波器的設(shè)計(jì)較為靈活，容易升級(jí)，可以根據(jù)用戶的需要實(shí)現(xiàn)電路的升級(jí)。

參考文獻(xiàn)

[1] 孫鐵強(qiáng).雙通道虛擬示波器的設(shè)計(jì)[J].河北理工學(xué)院學(xué)報(bào)，2002，24（1）：54?57.

[2] 安亞君.基于FPGA的多通道數(shù)字示波器設(shè)計(jì)[J].微計(jì)算機(jī)信息，2011，27（7）：115?116.

[3] 葉凱.基于FPGA和LabVIEW的雙通道示波器設(shè)計(jì)[J].西華大學(xué)學(xué)報(bào)（自然科學(xué)版），2012，31（5）：22?24.

[4] CHAPPEL J F， ZAKY S G. EMI effects and timing design for increased reliability in digital systems [J]. IEEE transactions on circuits and systemsⅠ： fundamental theory and applications， 1997， 44（2）： 130?142.

[5] BRACEWELL R N. The Fourier transform and its applications [M]. New York： McGraw?Hill， 1986： 57?63.

[6] BELLANGER M G. Digital processing of signals： theory and practice [M]. New York： John Wiley & Sons， Inc.， 1984.

[7] KESTER Walt. High speed design techniques [R]. Massachusetts： Analog Devices Inc.， 1996.

[8] SOPHOCLES J O.信號(hào)處理導(dǎo)論[M].北京：清華大學(xué)出版社，1999：45?49.

[9] 陽兵，彭立艮，江洋.高采樣率的雙蹤數(shù)字示波器設(shè)計(jì)[J].電視技術(shù)，2010，34（z1）：214?216.

[10] 楊小龍.基于AVR單片機(jī)的數(shù)字示波器的設(shè)計(jì)與實(shí)現(xiàn)[D].武漢：武漢工業(yè)學(xué)院，2012.