薛兵+陳濤

摘 要：文章采用化學氣相沉積CVD方法[1]，在EPI-PRO5000型平板式外延爐上，通過綜合采取二次本征法、變流吹掃及低溫外延沉積等工藝方法和手段，在5英寸<111>晶向，電阻率（0.7～1.5）×10-3Ω·cm重摻P襯底上，研究成功了一種N/N+型硅外延層的生長方法，產(chǎn)出的硅外延片完全滿足客戶的使用要求。目前，該項研究成果已經(jīng)應用于大規(guī)模生產(chǎn)中。

關鍵詞：肖特基二極管；一致性；硅外延層；過渡區(qū)

中圖分類號：TN304 文獻標志碼：A 文章編號：2095-2945（2017）24-0013-02

1 概述

摻磷襯底肖特基二極管因其具有的功耗小、正向壓降低和反應速度快的優(yōu)點而應用廣泛。近年來，隨著該器件對正向壓降VF要求的不斷提高，以及對反向擊穿電壓VB的一致性指標的要求，摻P襯底硅外延片的生長工藝得到了廣泛的研究和長足的發(fā)展。

因該型器件是以摻P襯底硅外延片為基底，采用金屬和半導體接觸的方式制作的，所以硅外延層的過渡區(qū)形貌、厚度及電阻率參數(shù)等指標決定了該器件的正向壓降、反向擊穿電壓、反向漏電等電學參數(shù)的特性。

因此，在外延沉積過程中，有效控制過渡區(qū)的寬度以及提高厚度、電阻率參數(shù)均勻性指標成為了外延工藝設計的核心和重點。

2 與外延層參數(shù)相關的因素

2.1 外延層過渡區(qū)

在外延工藝過程中，影響過渡區(qū)寬度的主要因素是固-固擴散和系統(tǒng)自摻雜即非主動摻雜[2]。此外，過渡區(qū)寬度還與襯底電阻率、HCL氣拋和外延沉積溫度等工藝條件相關。

2.1.1 襯底電阻率

重摻P襯底的電阻率在（0.0007～0.0015）Ω·cm之間，而外延層電阻率一般要求為（0.6～0.8）Ω·cm，兩者電阻率相差超過400倍。一般來說，襯底和外延層載流子濃度之間的差據(jù)越大，則外延層的過渡區(qū)寬度越寬。

2.1.2 HCL氣拋

在普通外延工藝中，通常會采取高溫下的HCL氣拋以消除襯底表面自然氧化層和沾污對外延層晶格質量的影響，但氣拋的同時由于剝除了一部分表層襯底，產(chǎn)生了大量的非主動摻雜雜質，導致外延層過渡區(qū)寬度的增大。

2.1.3 外延沉積溫度

為了確保外延層的結晶質量，外延層的生長溫度一般超過1090℃。在此高溫下，襯底中的雜質原子因為獲得了足夠的能量，同時又由于P原子的擴散系數(shù)大的原因，由襯底向外延反應腔體的逸出和擴散活動非常劇烈，導致外延過程中自摻雜現(xiàn)象非常嚴重，致使外延層過渡區(qū)寬度增加。

2.2 厚度、電阻參數(shù)及其一致性

2.2.1 外延沉積速率

外延層的沉積速率與外延層的厚度、電阻率參數(shù)的均勻性密切相關[3]，外延沉積速率越慢，則外延層的沉積越均勻，外延片的厚度及電阻率參數(shù)的片內(nèi)均勻性越好。

2.2.2 外延溫度梯度

反應腔體內(nèi)的高頻線圈的溫度梯度越小，相應的外延層厚度、電阻率參數(shù)越均勻。

2.2.3 二次本征及變流吹掃

在外延工藝過程中，通過采取二次本征生長法，并且在每次本征cap后進行主氫氣流的變流趕氣，反復進行兩次，使得反應腔體及滯留層內(nèi)的非主動雜質得到有效的清除，最大程度上減少了自摻雜的影響，可以獲得電阻率一致性的顯著提升。

3 外延材料制備

本文采用化學氣相CVD方法制備硅外延片，在美國CSD公司EPI-PRO5000型平板式外延爐上，通過兩種不同工藝條件，在重摻P襯底上生長出具有不同過渡區(qū)結構的硅外延片，用于45V肖特基勢壘二極管的制作，具體的外延生長工藝條件如下：

常規(guī)的工藝流程：（1）HCL氣拋，溫度1150℃，5min；（2）本征工藝，硅源5sLm，溫度1130℃，35秒；（3）氫氣吹掃，230sLm，

4min；（4）外延生長，溫度1130℃，沉積速率為每分鐘0.8μm。

改進后的工藝流程：（1）H2烘烤，溫度1120℃，10min；（2）本征工藝1，硅源5sLm，溫度1100℃，22秒；（3）變流吹掃1：230-450-230sLm，4min；（4）本征工藝2，硅源5sLm、溫度1100℃，10秒；（5）變流吹掃2：230-450-230sLm，4min；（6）外延生長，溫度1100℃，沉積速率為每分鐘0.6μm。

4 結果與分析

4.1 兩種工藝過渡區(qū)寬度的比對

采用改進工藝后，有效的抑制了外延層生長過程中襯底雜質的逸出，外延片過渡區(qū)電阻率的提升速率顯著加快，外延層過渡區(qū)寬度明顯減小。經(jīng)SRP-2000型擴展電阻測試儀測試，過渡區(qū)寬度由常規(guī)工藝的1μm以上縮減為不足0.7μm。

4.2 不同工藝厚度、電阻率參數(shù)均勻性比較

兩種不同硅外延工藝外延層厚度的測試結果如表1所示。在改進工藝中，將硅外延摻雜層的生長速率設定為每分鐘0.6μm左右，硅外延片的片內(nèi)厚度均勻性較常規(guī)工藝相比得到了有效的改善。

兩種不同硅外延工藝外延層電阻率的測試結果如表2所示。在降低外延層生長速率的同時新工藝采取了兩次變流吹掃趕氣的方法，抑制了外延過程中非主動摻雜的干擾，外延層電阻率均勻性較常規(guī)工藝明顯提高。

4.3 客戶流片情況

據(jù)客戶反饋，采用此工藝生產(chǎn)的45V肖特基二極管用硅外延片樣片經(jīng)流片后，器件參數(shù)指標產(chǎn)出結果良好。正向壓降VF均值較常規(guī)產(chǎn)品降低10mV左右，片內(nèi)反向擊穿電壓VB產(chǎn)出結果為（50±1）V，完全滿足該項指標的一致性要求。

5 結束語

本文在常規(guī)外延工藝的基礎上，根據(jù)重摻P襯底硅外延片參數(shù)控制的特點，綜合運用H2原位烘烤、低溫外延生長技術、二次本征生長法及主氫氣流的變流吹掃趕氣，成功完成了對外延過渡區(qū)形貌、厚度及電阻率均勻性參數(shù)的優(yōu)化控制，采用改進后的外延工藝方法，外延層過渡區(qū)寬度小于0.7μm，外延層的厚度、電阻率均勻性指標均小于1.0%，很好的解決了后續(xù)肖特基器件工藝中對正向壓降和反向擊穿電壓一致性指標和性能的要求。目前該外延工藝已經(jīng)實現(xiàn)了標準化，并應用于重摻P襯底硅外延片的批量生產(chǎn)中，產(chǎn)品質量良好，得到了客戶的一致好評。

參考文獻：

[1]關旭東.硅集成電路工藝基礎[M].北京：北京大學出版社，2003.

[2]李智囊，侯宇.外延淀積過程中的自摻雜抑制[J].微電子學，2003，33（2）：118-120，123.

[3]李明達，陳濤，李普生，等.平板式外延爐大尺寸硅外延層的均勻性控制[J].電子元件與材料，2017，36（3）：38-41.endprint