馬義來，何仁洋，陳金忠，李春雨

(中國(guó)特種設(shè)備檢測(cè)研究院 壓力管道事業(yè)部， 北京 100029)

基于FPGA+ARM的管道漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

馬義來，何仁洋，陳金忠，李春雨

(中國(guó)特種設(shè)備檢測(cè)研究院 壓力管道事業(yè)部， 北京 100029)

提出了一種基于FPGA與ARM架構(gòu)的管道漏磁檢測(cè)數(shù)據(jù)采集方案，給出了系統(tǒng)的硬件設(shè)計(jì)方案，包括AD轉(zhuǎn)換模塊與FPGA連接設(shè)計(jì)，F(xiàn)PGA與ARM之間的接口設(shè)計(jì)；并給出了數(shù)據(jù)采集系統(tǒng)軟件設(shè)計(jì)，包括數(shù)據(jù)采集系統(tǒng)程序設(shè)計(jì)和上位機(jī)調(diào)試軟件設(shè)計(jì)。系統(tǒng)測(cè)試結(jié)果表明，系統(tǒng)集成度高、應(yīng)用靈活；設(shè)計(jì)具有精度高、動(dòng)態(tài)范圍大的特點(diǎn)，是一種實(shí)現(xiàn)漏磁檢測(cè)數(shù)據(jù)高精度采集處理的高效可行的解決方案。

管道漏磁檢測(cè)；數(shù)據(jù)采集系統(tǒng)；FPGA；ARM；AD轉(zhuǎn)換模塊

漏磁檢測(cè)技術(shù)在油氣管道檢測(cè)中的應(yīng)用越來越廣泛，對(duì)檢測(cè)數(shù)據(jù)采集系統(tǒng)的要求也越來越高?，F(xiàn)有技術(shù)之一是采用工控機(jī)加外圍擴(kuò)展電路的方案，用于系統(tǒng)控制及數(shù)據(jù)采集、處理及存儲(chǔ)；現(xiàn)有技術(shù)之二是按功能將系統(tǒng)劃分為多塊電路板及組件，如主控板、采集板、存儲(chǔ)板、電子硬盤等，再將多塊電路板通過連接器連接成一個(gè)整體[1-2]。攜帶該數(shù)據(jù)采集系統(tǒng)的漏磁檢測(cè)設(shè)備常需要在各種口徑的油氣管道內(nèi)高速前進(jìn)，可能會(huì)受到高強(qiáng)度的機(jī)械振動(dòng)和沖擊，并承受高溫和高壓，工作環(huán)境惡劣，設(shè)備的可靠性存在很多隱患。由于工控機(jī)接口眾多，絕大多數(shù)接口對(duì)數(shù)據(jù)采集系統(tǒng)無用，同時(shí)體積較大，因此利用工控機(jī)的方案會(huì)導(dǎo)致系統(tǒng)體積大，抗沖擊性能差，且無法應(yīng)用于小口徑管道的漏磁檢測(cè)。利用多塊電路板的方案的集成度低，而且使用連接器會(huì)導(dǎo)致系統(tǒng)的穩(wěn)定性和可靠性差、抗震性能差、抗電磁干擾能力也弱。針對(duì)上述現(xiàn)有系統(tǒng)的缺陷，筆者設(shè)計(jì)了基于FPGA與ARM的漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)，系統(tǒng)采用高度集成的方法，在同一塊小體積的電路板上可實(shí)現(xiàn)上述所有功能。

1 數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)采用ARM核心模塊作為系統(tǒng)的中央處理單元，用體積小、容量大的TF卡或SD卡作為存儲(chǔ)介質(zhì)，ARM核心模塊有相應(yīng)的接口可以直接高速讀寫TF卡或SD卡。系統(tǒng)利用FPGA同時(shí)采集所有通道的漏磁檢測(cè)數(shù)據(jù)并進(jìn)行相應(yīng)檢測(cè)數(shù)據(jù)的壓縮處理。FPGA模塊與ARM核心模塊之間通過USB轉(zhuǎn)FIFO進(jìn)行通信[3]。FPGA構(gòu)建對(duì)外FIFO接口，ARM模塊則通過DMA的方式從FPGA高速獲取壓縮過的數(shù)據(jù)。系統(tǒng)的原理框圖見圖1。

圖1 漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)原理框圖

1.1 ARM核心模塊 ARM核心模塊采用研華公司的工業(yè)級(jí)單板計(jì)算機(jī)ROM1210。ROM1210的控制器采用ARM Cortex A8處理器，其運(yùn)行速度為1 GHz。ROM1210負(fù)責(zé)整個(gè)系統(tǒng)的控制、通信、數(shù)據(jù)接收及存儲(chǔ)，其擁有精準(zhǔn)的實(shí)時(shí)時(shí)鐘、512MB DDR3 RAM、2GB ROM、電源管理及各種IO接口，且整個(gè)核心板功耗不到2 W。

1.2 FPGA邏輯控制和數(shù)據(jù)緩存模塊 FPGA在系統(tǒng)中負(fù)責(zé)所有通道數(shù)據(jù)的同步高速采集、數(shù)據(jù)壓縮及傳輸，具有集成度高、體積小、功耗低、工作頻率高的優(yōu)點(diǎn)，在一個(gè)芯片上實(shí)現(xiàn)數(shù)據(jù)采集控制、緩存、處理及傳輸，開發(fā)周期短，編程配置靈活，系統(tǒng)簡(jiǎn)單。系統(tǒng)選用 FPGA 芯片EP1C6T144C6來接收模數(shù)轉(zhuǎn)換模塊輸出的數(shù)據(jù)與時(shí)鐘，完成采樣數(shù)據(jù)的邏輯與時(shí)序控制，配套的ROM為NOR FLASH芯片EPCS1SI8對(duì)采樣數(shù)據(jù)進(jìn)行緩存。

1.3 AD轉(zhuǎn)換模塊

AD轉(zhuǎn)換模塊負(fù)責(zé)所有磁信號(hào)與非磁信號(hào)的模-數(shù)轉(zhuǎn)換，系統(tǒng)選用AD7476芯片。AD7476是12位逐次逼近式ADC，單個(gè)器件的轉(zhuǎn)換速率為1 MSPS，模擬輸入?yún)^(qū)間為0 V～電源電壓，功耗為15 mW，采用6針腳的SOT-23封裝。AD模塊通過高速串行接口與外圍器件實(shí)現(xiàn)通訊，接口時(shí)序如圖2所示。其工作方式為：當(dāng)使能信號(hào)CS保持低電平時(shí)，數(shù)據(jù)由Vin輸入;當(dāng)輸入時(shí)鐘SCLK處于上升沿時(shí)，數(shù)據(jù)由移位寄存器輸出，傳輸?shù)絊DATA信號(hào)線[4]，經(jīng)過16次的時(shí)鐘信號(hào)，完成16位數(shù)據(jù)的傳輸。FPGA與AD7476的連接示意見圖3。

圖2 AD7476接口時(shí)序圖

圖3 FPGA與AD7464的連接示意

1.4 存儲(chǔ)模塊 存儲(chǔ)模塊采用TF/SD卡代替常用的固態(tài)硬盤，以減輕體積，增強(qiáng)抗震性能；系統(tǒng)中所使用的TF卡容量為128 GB，數(shù)據(jù)傳輸速度最高可達(dá)80 MB·s-1。

1.5 ARM與FPGA的接口設(shè)計(jì) ARM核心模塊與FPGA系統(tǒng)通過外部總線方式連接，將FPGA映射成系統(tǒng)的一段存儲(chǔ)器進(jìn)行訪問[5]。其接口設(shè)計(jì)如圖4所示。ARM核心模塊外部總線的數(shù)據(jù)線DATA[0∶15]、地址線ADDR[1∶4]、讀寫信號(hào)nOE、nEW、片選信號(hào)nGCS3連接到FPGA的I/O引腳。

圖4 ARM與FPGA的接口設(shè)計(jì)示意

2 數(shù)據(jù)采集系統(tǒng)軟件設(shè)計(jì)

數(shù)據(jù)采集系統(tǒng)軟件設(shè)計(jì)主要包括數(shù)據(jù)采集系統(tǒng)程序設(shè)計(jì)和上位機(jī)系統(tǒng)調(diào)試軟件設(shè)計(jì)。

2.1 數(shù)據(jù)采集系統(tǒng)程序設(shè)計(jì)

漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)采集過程主要由AD轉(zhuǎn)換模塊、FPGA、ARM配合，實(shí)現(xiàn)漏磁檢測(cè)數(shù)據(jù)的采集和存儲(chǔ)。筆者利用開發(fā)工具Keil MDK，采用C語言編寫ARM程序，具有較強(qiáng)的可移植性；利用軟件QUARTUS，采用VHDL語言實(shí)現(xiàn)FPGA的開發(fā)和仿真，以便于對(duì)邏輯工作的調(diào)試和模擬。

系統(tǒng)處于正常工作模式下，由里程輪信號(hào)觸發(fā)系統(tǒng)啟動(dòng)運(yùn)行，系統(tǒng)通過切換信號(hào)通道地址與模擬開關(guān)，實(shí)現(xiàn)磁信號(hào)和非磁信號(hào)的采集和存儲(chǔ)。漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)的程序流程圖如圖5所示。

圖5 漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)的程序流程

2.2 上位機(jī)調(diào)試軟件設(shè)計(jì)

上位機(jī)調(diào)試軟件利用LabWindows/CVI進(jìn)行開發(fā)，采用C語言進(jìn)行上位機(jī)程序的編寫，上位機(jī)通過串口與漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)進(jìn)行通訊。 上位機(jī)調(diào)試軟件[6]主要包括非磁信號(hào)調(diào)試、磁信號(hào)的調(diào)試、數(shù)據(jù)操作、信號(hào)標(biāo)定以及系統(tǒng)時(shí)間校核等功能，具體的上位機(jī)軟件調(diào)試界面如圖6所示。

圖6 上位機(jī)調(diào)試軟件界面

3 系統(tǒng)試驗(yàn)結(jié)果分析

通過對(duì)漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)進(jìn)行A/D零偏校準(zhǔn)，獲得數(shù)據(jù)采集系統(tǒng)每個(gè)通道的實(shí)際動(dòng)態(tài)范圍，動(dòng)態(tài)范圍計(jì)算公式為20×lg(信號(hào)電壓/噪聲電壓)。獲得各通道實(shí)際動(dòng)態(tài)范圍如表1所示。從表1可看出，漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)各通道范圍都接近A/D轉(zhuǎn)換器12位采樣精度的理想動(dòng)態(tài)范圍71 dB。測(cè)試結(jié)果表明,設(shè)計(jì)的采集系統(tǒng)具有動(dòng)態(tài)范圍大、采集精度高的特點(diǎn)。

表1 數(shù)據(jù)采集系統(tǒng)的各通道參數(shù)

利用管道牽拉試驗(yàn)進(jìn)行漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)的測(cè)試工作[7-8]，系統(tǒng)采集的管道特征數(shù)據(jù)顯示如圖7所示。由圖7可見，系統(tǒng)采集的管道特征信號(hào)明顯，同時(shí)信號(hào)實(shí)時(shí)連續(xù)的顯示驗(yàn)證了筆者提出的基于FPGA與ARM的漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)傳輸方式及相應(yīng)總線的正確性和可行性。

4 結(jié)論

充分利用ARM和FPGA各自的優(yōu)勢(shì)，設(shè)計(jì)了一種ARM和FPGA組合的高精度漏磁檢測(cè)數(shù)據(jù)采集系統(tǒng)。驗(yàn)證試驗(yàn)結(jié)果表明系統(tǒng)具有精度高、動(dòng)態(tài)范圍大、集成度高、體積小及耐高強(qiáng)度的機(jī)械振動(dòng)和沖擊的特點(diǎn)，滿足了現(xiàn)場(chǎng)惡劣條件下對(duì)管道漏磁檢測(cè)數(shù)據(jù)高精度采集的要求。

圖7 采集系統(tǒng)檢測(cè)管道得到的特征信號(hào)

[1] 劉群,黃松嶺,趙偉,等.海底管道缺陷漏磁檢測(cè)器數(shù)據(jù)采集系統(tǒng)研發(fā)[J].中國(guó)測(cè)試,2015,41(1):89-92.

[2] 單少卿,陳世利,靳世久,等.高清晰度三軸管道內(nèi)檢測(cè)器漏磁數(shù)據(jù)采集系統(tǒng)[J].傳感器與微系統(tǒng),2012,31(5):118-121.

[3] 張寶利,龔龍慶,方超,等.基于ARM+FPGA的重構(gòu)控制器設(shè)計(jì)[J].現(xiàn)代電子技術(shù),2010,312(1):195-197.

[4] 尹勇生,楊鑫波,鄧紅輝,等.應(yīng)用于高速高精度流水線ADC中的差分參考源[J].現(xiàn)代電子技術(shù),2012,26(2):1043-1049.

[5] 李寧.ARM Cortex-A8處理器原理及應(yīng)用[M].北京:北京航空航天大學(xué)出版社, 2012.

[6] 王坤,黃松嶺,趙偉,等.高清晰度油氣管道腐蝕檢測(cè)器數(shù)據(jù)分析系統(tǒng)設(shè)計(jì)[J].天然氣工業(yè)，2007,27(1):108-110.

[7] 胡西洋,沈功田,盧超,等.漏磁檢測(cè)儀檢測(cè)通道一致性評(píng)價(jià)試驗(yàn)[J].無損檢測(cè),2015,37 (9):26-29.

[8] 朱紅秀,楊博璽,黃松嶺.管道漏磁檢測(cè)系統(tǒng)中數(shù)據(jù)顯示方法[J].無損檢測(cè). 2013,35(9):5-9.

Design of Pipeline MFL Detection Data Acquisition System Based on FPGA and ARM

MA Yilai, HE Renyang, CHEN Jinzhong，LI Chunyu

(Pressure Pipeline Division, China Special Equipment Inspection and Research Institute, Beijing 100029, China)

MFL detection data acquisition scheme based on ARM and FPGA architecture is proposed, and the system hardware design project is provided. The overall design of the system has been given, including the AD conversion module, the design of FPGA connection, and the communication design between ARM and FPGA. The software design of data acquisition system is also given, including data acquisition system program design and host computer debugging software design. The system is highly integrated and of flexible application. System test results show that the design has the characteristics of high precision and large dynamic range, it is an efficient and feasible solution to realize high precision acquisition and processing of magnetic flux leakage testing data.

pipeline MFL testing; data acquisition system; FPGA; ARM; AD converter

2017-03-09

國(guó)家重大科學(xué)儀器設(shè)備開發(fā)專項(xiàng)基金資助項(xiàng)目(2012YQ090175)

馬義來(1987-)，博士，工程師，主要從事油氣管道漏磁無損檢測(cè)方面的研究工作

馬義來，chantal1314@163.com

10.11973/wsjc201708016

TG115.28

A

1000-6656(2017)08-0071-04