劉義凱

（中國電子科技有限公司第四十七研究所，沈陽110032）

RRAM在可編程邏輯中的應(yīng)用

劉義凱

（中國電子科技有限公司第四十七研究所，沈陽110032）

如今可編程器件在微系統(tǒng)和集成電路系統(tǒng)中得到廣泛應(yīng)用，通常的可重復(fù)編程器件采用SRAM來存儲配置信息。隨著新型存儲器技術(shù)的發(fā)展，采用更高效的非易失性存儲單元來替代SRAM使得可重復(fù)編程系統(tǒng)的速度和功耗得到提高。介紹了基于阻變單元的可編程nvSRAM和nvLUT，對其器件結(jié)構(gòu)和工作模式進(jìn)行了概述。nvSRAM和nvLUT可以被用于替代傳統(tǒng)可編程邏輯中的SRAM和LUT，其常關(guān)和瞬時(shí)開啟的特性使得靜態(tài)功耗極低，同時(shí)具有更好的CMOS工藝匹配性和更易實(shí)現(xiàn)的微縮化前景。

阻變隨機(jī)存儲器；隨機(jī)存儲器；查找表；非易失性邏輯；可編程邏輯；可重配置

1 引言

如今可編程器件在微系統(tǒng)和集成電路系統(tǒng)中得到廣泛應(yīng)用，通常的可重復(fù)編程器件采用SRAM來存儲配置信息，然而，SRAM會占據(jù)大約40%的芯片面積[1]，導(dǎo)致更大的面積消耗和更長的布線延遲。同時(shí)，為了在斷電后能保持配置信息，又需要額外的非易失性存儲器來保存配置信息。一般情況下，非易失存儲器和配置存儲器之間的數(shù)據(jù)采用串行傳輸，這也會增加時(shí)間和功耗。隨著新型存儲器技術(shù)的發(fā)展，采用更高效的非易失性存儲單元來替代SRAM，可以使這些問題得到更好的解決。

阻變隨機(jī)存儲器（RRAM）是一種基于阻值變化來記錄存儲數(shù)據(jù)信息的非易失性存儲器（NVM）器件。相對于相變隨機(jī)存儲器（phase-change random access memories，PCRAM），磁性隨機(jī)存儲器（magnetoresistive random-access memory，MRAM）和鐵電隨機(jī)存儲器（ferroelectric random-access memory，F(xiàn)eRAM）等新型非易失存儲器，RRAM具有更好的CMOS工藝匹配性、更高的電阻率和更易實(shí)現(xiàn)的微縮化前景[2]。而且RRAM作為一種高性能的非易失存儲器，讀入速度可高達(dá)5ns[3]。這些都為RRAM在可編程器件中的應(yīng)用提供了基礎(chǔ)。

2 RRAM阻變單元

HfO阻變存儲單元器件結(jié)構(gòu)如圖1所示[4]。該器件結(jié)構(gòu)采用鎢插塞（W-plug）作為下電極、HfO（氧化鉿）薄膜作為阻變功能層，TiN/Ti作為上電極的三明治結(jié)構(gòu)，所用材料均與CMOS工藝完美兼容。

圖1 HfO阻變存儲單元器件結(jié)構(gòu)

器件的I-V曲線如圖2所示。

圖2 HfO器件I-V曲線

由I-V曲線可以看出，HfO器件為雙極性阻變器件，在正向1.4V左右進(jìn)行Set過程形成低阻態(tài)，反向0.8V左右進(jìn)行Reset過程形成高阻態(tài)。通過采用不同大小的限制電流，可以使器件進(jìn)入不同低阻值的Set狀態(tài)，表明HfO器件有一定的多值存儲能力。

3 基于RRAM的NVSRAM

RRAM的電學(xué)特性表現(xiàn)為阻值的高低，要作為編程點(diǎn)控制傳輸管的導(dǎo)通或關(guān)斷，一般還需構(gòu)造合適的編程點(diǎn)把RRAM阻值的高低轉(zhuǎn)換為電平的高低，而且，所構(gòu)造的編程點(diǎn)要滿足以下三個(gè)條件：①編程點(diǎn)面積不能太大、阻值轉(zhuǎn)換成電平的速度要快、功耗要低；②編程點(diǎn)要集成RRAM的寫操作機(jī)理；③最好與現(xiàn)有FPGA的架構(gòu)兼容。

常見的編程點(diǎn)是NVSRAM(Non-volatile SRAM)，采用NVSRAM結(jié)構(gòu)的優(yōu)點(diǎn)是可以保持傳統(tǒng)SRAM FPGA上層的架構(gòu)和電路設(shè)計(jì)不變，只需將SRAM編程點(diǎn)替換為NVSRAM編程點(diǎn)。

圖3（a）是Stanford大學(xué)和Toshiba公司于2007年提出的一種采用RRAM的6T2R NVSRAM編程點(diǎn)結(jié)構(gòu)[5]，圖3（b）是復(fù)旦大學(xué)于2007年提出一種基于RRAM的7T2R NVSRAM編程點(diǎn)結(jié)構(gòu)。但是這些結(jié)構(gòu)由于各種缺陷，導(dǎo)致應(yīng)用于可編程邏輯時(shí)還存在一些問題。如6T2R結(jié)構(gòu)在初始化和存儲操作時(shí)容易誤編程同時(shí)漏電功耗大，而7T2R結(jié)構(gòu)只能正向單極編程，由于編程管Mr的引入，7T2R NVSRAM在結(jié)構(gòu)上不對稱，若SRAM單元的兩個(gè)反相器失配也比較嚴(yán)重，上電信息載入時(shí)可能出錯(cuò)。

圖3 6T2R和7T2R NVSRAM結(jié)構(gòu)

為了解決以上缺陷，又提出如圖4的基于RRAM的9T2R NVSRAM編程點(diǎn)結(jié)構(gòu)，它由一個(gè)標(biāo)準(zhǔn)的六管SRAM單元(M1-M6)、一個(gè)N型的均壓管(M0)和兩個(gè)1T1R結(jié)構(gòu)的RRAM單元 (MA0，R0和MA1，R1)構(gòu)成。其中，均壓管M0的源端和漏端分別連接SRAM單元內(nèi)部的存儲節(jié)點(diǎn)Q和QB，兩個(gè)1T1R RRAM單元的選通管和存儲電阻之間的節(jié)點(diǎn)分別連接到SRAM單元原來的位線和互補(bǔ)位線上，兩個(gè)RRAM單元選通管的源端接在一起連到SL (source line)上，兩個(gè)RRAM存儲電阻的另一端接在一起連接到位線BL上，兩個(gè)RRAM單元各有一根字線WLL和WLR。9T2R NVSRAM編程點(diǎn)的配置信息相反值在斷電后，以互補(bǔ)的形式保存在RRAM存儲電阻R0和R1中，然后在上電時(shí)又把配置信息從存儲電阻R0和R1快速讀入SRAM單元，載入所需時(shí)間也是幾百皮秒。因此，采用9T2R NVSRAM編程點(diǎn)的FPGA器件具有很高的安全性，而且可以快速上電啟動。9T2R NVSRAM編程點(diǎn)在結(jié)構(gòu)上也非常對稱，因而在載入配置信息時(shí)不易出錯(cuò)。

圖4 9T2R NVSRAM結(jié)構(gòu)

4 基于RRAM的nvLUT

除了NVSRAM單元，可編程邏輯里還存在大量的查找表（LUT）結(jié)構(gòu)，用于實(shí)現(xiàn)可編程邏輯的主要邏輯電路功能。采用RRAM單元的LUT，可以實(shí)現(xiàn)對基于SRAM的LUT替代。

4.1 1T2R存儲單元結(jié)構(gòu)

圖5顯示的是用于nvLUT的1T2R存儲單元結(jié)構(gòu)，它由一個(gè)NMOS開關(guān)管（MSEL）和兩個(gè)基于HfO的RRAM（RA和RB）構(gòu)成。RA和RB的BE端連接到存儲單元的輸出端C。選擇管MSEL可以通過直接控制C節(jié)點(diǎn)來提供穩(wěn)定的寫條件。S，A和B端提供讀和寫的偏置路徑。

RRAM器件的RA和RB在一起共同形成互補(bǔ)阻性開關(guān)器件（complementary resistive switching，CRS）[6]。RA=HRS且RB=LRS時(shí)定義為“0”狀態(tài)。RA=LRS且RB=HRS時(shí)定義為“1”狀態(tài)，如表1所示。CRS結(jié)構(gòu)可以保證RA和RB的組合電阻大于HRS，以最小化讀操作時(shí)的直流漏電；這意味著可以通過增大HRS來減小操作電流。此外，相較于1T1R結(jié)構(gòu)，CRS結(jié)構(gòu)因?yàn)檩敵隹偸怯蒐RS態(tài)的ReRAM來驅(qū)動，大大提高了讀操作的速度[7]。

圖5 1T2R存儲結(jié)構(gòu)

表1 1T2R單元的存儲狀態(tài)真值表

4.2 非易失性查找表nvLU T

nvLUT由多個(gè)1T2R存儲單元，選擇電路和讀/寫控制電路組成，圖6所示的是一個(gè)2輸入NAND配置的2輸入LUT，存儲單元的輸出0-3分別對應(yīng)輸入XY=00-11，每個(gè)存儲單元的W端是共用的。此外，為了將配置數(shù)據(jù)存入存儲單元，需要RESET和SET操作。SET操作通過在S端加0V，Ax或Bx端加Vs（取決于哪個(gè)ReRAM需要進(jìn)行SET操作），W端加VG_SET振幅的脈沖信號來執(zhí)行。RESET可以類似完成。通過這種方式，操作者可以將任何需要的真值表寫入存儲單元，表2顯示了一些常見函數(shù)和其對應(yīng)的存儲單元阻態(tài)。讀操作時(shí)，選擇電路根據(jù)輸入信號值選擇對應(yīng)的存儲單元，靈敏放大器將輸出值與參考電壓Vref進(jìn)行比較，當(dāng)存儲單元的C端電壓大于參考電壓Vref時(shí)，輸出為“1”。圖7顯示了2輸入NAND門的LUT仿真結(jié)果。

表2 2輸入LUT的常見函數(shù)存儲單元阻態(tài)

圖6 2輸入nvLUT電路圖

圖7 2輸入NAND函數(shù)LUT的仿真

5 結(jié)束語

相較于常規(guī)的SRAM或MRAM-based nvLUTs，采用RRAM的可編程器件可以實(shí)現(xiàn)非易失性可重復(fù)編程，同時(shí)其工藝特性使得采用RRAM存儲單元可以減小大量的版圖面積，這在如今越來越高的電路集成度下是一個(gè)突出優(yōu)點(diǎn)。而且，由RRAM構(gòu)成的存儲單元可以很好的實(shí)現(xiàn)低功耗、高速、零待機(jī)損耗（zero standby power）[8]。結(jié)論就是，RRAM技術(shù)在實(shí)現(xiàn)常閉，瞬時(shí)開啟（normally-off and instant-on）的可重編程邏輯應(yīng)用方面具備廣闊的前景和顯著的優(yōu)勢。

[1]Pierre-Emmanuel Gaillardon,D.Sacchetto,G.B.Beneventi, et al．Design and Architectural Assessment of 3-D Resistive Memory Technologies in FPGAs[J].Nanotechnology, IEEE Transactions on Nanotechnology,2013，12（1）:40-50.

[2]段書凱，胡小方，王麗丹，等.憶阻器阻變隨機(jī)存取存儲器及其在信息存儲中的應(yīng)用 [J].中國科學(xué)：信息科學(xué)，2012，42(6)：754-769. Duan Shu Kai，Hu Xiao Fang，Wang Yi Dan，et al.Memristor-based RRAMwith applications[J].SCIENCE CHINA Information Sciences,2012,42(6):754-769.

[3]Shyh-Shyuan Sheu,P.-C.Chiang,W.-P.Lin,et al.A 5ns fast write multi-level non-volatile 1 K bits RRAM memory with advance write scheme[J].VLSI Circuits,2009，16-18：82-83.

[4]Xiao yong Xue，Yinyin Lin，et al．Novel RRAM Programming Technology for Instant-on and High-security FPGAs [J]．IEEE International Conference on Asic,2011：1-4.

[5]薛曉勇.新型存儲器在FPGA應(yīng)用中的關(guān)鍵技術(shù)研究[D].上海：復(fù)旦大學(xué)，2011. Xue Xiao Yong.Research on the key technology of new memory in FPGA application[D].ShangHai：Fudan University,2011.

[6]E.Linn,R.Rosezin,C.Kugeler,et al.Complementary resistive switches for passive nanocrossbar memories[J].Nature Materials,2010，9：403–406.

[7]Ming Liu，Wei Wang．rFPGA：CMOS-nano Hybrid FPGA using RRAMComponents[J].IEEE International Symposium on Nanoscale Architectures，2008：93-98.

[8]萬海軍．電阻存儲器RRAM的可靠性研究[D]．上海：復(fù)旦大學(xué)，2010. Wan Hai Jun.Research on reliability of resistance memory RRAM[D].ShangHai：Fudan University,2010.

Application of RRAM in Programmable Logic

Liu Yikai

（The 47th Research Institute of China Electronics Technology Group Corporation,Shenyang 110032，China）

Now the configurable device is widely used in micro electronic systems and integrated circuits.A conventional reconfigurable logic circuit uses the SRAM to store the configuration information. With development in the emerging memory technology,the speed and power consumer of reconfigurable logic can be improved by replacing the SRAM with a more compact nonvolatile memory unit.This paper proposes a novel RRAM-based nvSRAM and nvLUT which can replace normal SRAM and LUT for reconfigurable logic.RRAM cell,with characteristics of normally-off and instant-on,suppresses the standby current and also provides better CMOS process compatibility and is easy to realize miniaturiza-tion.

Resistive random access memory；Static random access memory；Look-up table；Nonvolatile logic；Programmable logic；Reconfigurable

10.3969/j.issn.1002-2279.2017.02.007

TN43

A

1002-2279-（2017）02-0026-04

劉義凱（1984-），男，四川省宜賓市人，工程師，主研方向：數(shù)字集成電路設(shè)計(jì)。

2016-06-15