劉艷竹

(惠州工程技術(shù)學(xué)校 電子科，廣東 惠州 516001)

?

用于5.2 GHz帶寬的低噪聲放大器電路設(shè)計(jì)

劉艷竹

(惠州工程技術(shù)學(xué)校 電子科，廣東 惠州 516001)

提出了一種在5.2 GHz帶寬下使用反饋電路用于低噪聲放大器(LNA)的新型自適應(yīng)增益控制方法。通過使用基于級(jí)聯(lián)型拓?fù)涞碾p級(jí)LNA來實(shí)現(xiàn)可變?cè)鲆?。反饋電路由多個(gè)功能塊組成，其中每個(gè)功能塊被設(shè)計(jì)成具有最小的功耗。反饋電路中的存儲(chǔ)電路可用于存儲(chǔ)先前的信號(hào)幅度，從而避免LNA中不必要的功耗。在噪聲因數(shù)(NF)、增益、IIP3和功耗方面均模擬了LNA的性能，其具有的反饋電路LNA的可變?cè)鲆娣秶鷱?1.39～22.74 dB，文中的可變?cè)鲆鍸NA的DC功率在1.8 V的電源電壓下為5.68～6.75 mW。

低噪聲放大器；反饋；可變?cè)鲆妫换鶐盘?hào)

近年來，通信和網(wǎng)絡(luò)的開發(fā)研究對(duì)于無線通信越來越重視[1]。由于無線市場(chǎng)激烈的價(jià)格競(jìng)爭(zhēng)，降低電路的成本成為關(guān)鍵設(shè)計(jì)目標(biāo)。與其他技術(shù)相比，CMOS技術(shù)在價(jià)格、電路面積等方面均具有顯著優(yōu)勢(shì)。對(duì)于包括蜂窩電話和無線局域網(wǎng)絡(luò)(WLAN)的市場(chǎng)需求導(dǎo)致了對(duì)無線通信系統(tǒng)領(lǐng)域的深入研究，因此對(duì)于低噪聲放大器(LNA)的設(shè)計(jì)研究得到了廣泛關(guān)注[2-5]。

根據(jù)諸如IEEE 802.11a的通用標(biāo)準(zhǔn)，可開發(fā)在5.2 GHz帶寬下數(shù)據(jù)速率高至54 Mbit·s-1的WLAN裝置。但所傳送的信號(hào)不僅含有噪聲，且在WLAN中衰減，從而接收器可能難以檢測(cè)到衰減后的信號(hào)。通信系統(tǒng)中由于接收信號(hào)的功率衰減，導(dǎo)致了一些常見的問題。當(dāng)所接收的信號(hào)受到衰減的影響時(shí)，LNA丟失了目標(biāo)信號(hào)而檢測(cè)到另一具有較高功率的信號(hào)。因此，可變?cè)鲆鍸NA可緩解無線通信中的這一問題。高頻應(yīng)用中的可變?cè)鲆鍸NA可使用兩種可能的方式來控制增益：一種是使用具有數(shù)字的離散增益步長(zhǎng)來建立可變?cè)鲆鍸NA[6-7]；另一種方法通過模擬增益控制反饋信號(hào)，以便通過調(diào)整MOSFET中的偏置點(diǎn)來改變LNA增益[8-9]。本文提出了一種使用反饋電路來實(shí)現(xiàn)的新型自適應(yīng)可變?cè)鲆鍸NA。所提出的可變?cè)鲆鍸NA根據(jù)基帶信號(hào)的幅度而具有4個(gè)增益模式。使用反饋電路的可變?cè)鲆鍸NA可通過采用切換操作控制增益來降低功耗，并使總體動(dòng)態(tài)范圍最大化。

1 可變?cè)鲆娴驮肼暦糯笃鞯脑O(shè)計(jì)

LNA在通信系統(tǒng)的接收器中起到重要的作用，這是由于從天線接收的信號(hào)通過LNA直接放大。為了放大所接收的RF信號(hào)，LNA必須能改變?cè)鲆嬉员憔徑馑p影響，且避免使下一個(gè)RF塊飽和。因此，可變?cè)鲆鍸NA可通過根據(jù)輸入信號(hào)的強(qiáng)度選擇LNA的適當(dāng)增益來改善總體動(dòng)態(tài)范圍以及避免不必要的功耗[10]。圖1示出了所提出的具有反饋電路的可變?cè)鲆鍸NA的框圖，反饋電路可監(jiān)測(cè)信號(hào)強(qiáng)度以便控制LNA的增益。

圖1 具有反饋電路的可變?cè)鲆鍸NA的框圖(虛線內(nèi)部)

第一級(jí)LNA的設(shè)計(jì)具有如下通用目的：最小化噪聲因數(shù)；提供具有足夠線性度的增益；為從天線至放大器傳送信號(hào)提供可用的輸入阻抗[11]。本文所提出的可變?cè)鲆鍸NA具有4個(gè)不同的增益模式，其可根據(jù)所接收的基帶信號(hào)的幅度進(jìn)行自動(dòng)選擇，如圖2所示。

圖2 所提出的可變?cè)鲆鍸NA的示意圖(虛線表示每個(gè)功能塊)

對(duì)于可變?cè)鲆鍸NA采用了兩級(jí)級(jí)聯(lián)拓?fù)?，其能夠獲得高的增益、低輸入相關(guān)噪聲以及寬的增益。第一級(jí)LNA在降低整個(gè)接收器的噪聲因數(shù)中起到重要作用。第一級(jí)LNA應(yīng)當(dāng)在MOSFET的柵極尺寸和偏置條件方面被優(yōu)化以實(shí)現(xiàn)低噪聲。第二級(jí)LNA被設(shè)計(jì)用于避免線性度的退化，這是由于最后一級(jí)的線性度會(huì)影響總的線性度。文中使用具有修改的感應(yīng)退化級(jí)聯(lián)拓?fù)鋪硖峁┑驮肼?、高增益、良好的輸?輸出阻抗匹配以及高的穩(wěn)定性。

增益控制機(jī)制通過4個(gè)晶體管(M15、M16、M17和M18)來實(shí)現(xiàn)，且4個(gè)增益控制模式通過開啟或關(guān)斷在第二級(jí)LNA的輸出處的4個(gè)分流n型MOSFET來執(zhí)行。LNA增益可通過選擇增益模式之一來改變。圖3中示出了輸出級(jí)的電路示意圖，可變?cè)鲆婕?jí)中的4個(gè)晶體管根據(jù)來自反饋電路所生成的數(shù)字將輸入電壓轉(zhuǎn)換成電流。當(dāng)可變?cè)鲆婕?jí)被啟用時(shí)，小信號(hào)電流流過一個(gè)或兩個(gè)晶體管。當(dāng)輸入信號(hào)較弱時(shí)，電流控制器被設(shè)定為具有最低噪聲因數(shù)(NF)的增益模式4。若輸入信號(hào)變大，則電流控制器被設(shè)定為具有適合NF的增益模式1。

圖3 根據(jù)反饋電路中的多個(gè)狀態(tài)控制可變?cè)鲆婕?jí)的增益的流程圖

2 反饋電路

反饋電路根據(jù)輸入信號(hào)強(qiáng)度對(duì)所提出的LNA中的增益進(jìn)行自動(dòng)控制。反饋電路包括7個(gè)功能塊：尖峰檢測(cè)器、比較器、ADC、初始電壓消除電路(IVEC)、開關(guān)、存儲(chǔ)電路和電流控制器。其中，尖峰檢測(cè)器是用于生成與基帶信號(hào)的振幅成比例的瞬時(shí)尖峰電壓的電路[12-13]。所提出的尖峰檢測(cè)器包括二極管連接的晶體管、緩沖器和p型MOSFET，如圖2所示。IVEC由比較器和時(shí)間延遲電路組成，IVEC用于避免在初始級(jí)處的ADC輸出中生成錯(cuò)誤信號(hào)。IVEC輸出可將ADC輸出設(shè)定為降低至接地[14-15]，ADC輸出可使用IVEC來設(shè)置期望的二進(jìn)制字。

3 模擬結(jié)果

通過使用Cadence Spectre-RF、HSPICE和ADS模擬器在1.8 V的電源電壓下評(píng)估了自適應(yīng)可變?cè)鲆鍸NA的總體性能。對(duì)所提出的電路進(jìn)行深入模擬以找出最小的噪聲因數(shù)和寬的可變?cè)鲆娣秶Ｎ闹?，?duì)于5.2 GHz帶寬使用反饋電路來提供自適應(yīng)增益控制的可變?cè)鲆鍸NA計(jì)算了噪聲因數(shù)、增益、IIP3及功耗。表1總結(jié)了所提出的可變?cè)鲆鍸NA在4個(gè)不同增益模式下的性能，且表2示出了與其他公開結(jié)果的性能比較。

表1 在5.2 GHz下在1.8 V電源電壓下具有不同增益模式的兩級(jí)LNA的性能總結(jié)

表2 具有不同增益模式的兩級(jí)LNA的性能比較

圖4示出了對(duì)于4個(gè)不同增益模式的LNA隨頻率變化的S21特性?？梢钥吹?，LNA的增益從11.39～22.74 dB變化，步長(zhǎng)為4 dB。圖5示出了所提出的LNA根據(jù)電流控制器中的控制位的增益、NF和功耗的性質(zhì)。LNA對(duì)于控制位‘11’，增益為23 dB且NF為2.4 dB，而對(duì)于控制位‘00’，增益為11 dB且NF為3 dB。所提出的可變?cè)鲆鍸NA對(duì)于較弱信號(hào)在增益模式4下提供了最高增益和最低NF。然而，在所接收的信號(hào)較強(qiáng)時(shí)，LNA在增益模式1下具有最低增益和最高NF。

圖4 在4個(gè)增益模式下的可變?cè)鲆鍸NA的S21隨頻率變化關(guān)系

圖5 關(guān)于LNA中電流控制器的控制位的增益、功率消耗和噪聲因數(shù)的性質(zhì)

圖6 可變?cè)鲆鍸NA的噪聲因數(shù)隨頻率變化關(guān)系

第一級(jí)LNA的噪聲因數(shù)被直接加至所提出的LNA的總噪聲因數(shù)，且第一級(jí)的可用增益能抑制隨后電路的噪聲貢獻(xiàn)。當(dāng)LNA被設(shè)置為增益模式4(最高增益)時(shí)，接收器接收最弱的輸入信號(hào)(其會(huì)受到噪聲的強(qiáng)烈影響)。因此，文中在增益模式4下對(duì)最小噪聲因數(shù)進(jìn)行優(yōu)化。增益模式1下的噪聲因數(shù)為3 dB，增益模式2下為2.8 dB，增益模式3下為2.6 dB，以及增益模式4下為2.4 dB，如圖6所示?？勺?cè)鲆鍸NA的所有增益模式的噪聲因數(shù)在5.2 GHz下均被保持為<3 dB。

4 結(jié)束語

本文提出并設(shè)計(jì)了使用反饋電路在5.2 GHz下的自適應(yīng)可變?cè)鲆鍸NA，其采用TSMC CMOS 0.18 μm技術(shù)來設(shè)計(jì)用于IEEE 802.11a WLAN。所提出的可變?cè)鲆鍸NA通過實(shí)現(xiàn)自動(dòng)增益控制避免了不必要的功耗。在1.8 V電源電壓下運(yùn)行，電路的可變?cè)鲆娣秶鸀?1.39～22.74 dB。在5.19 GHz和5.21 GHz下使用雙音測(cè)試，IIP3在-2.18～1.5 dBm之間變化。LNA的NF為3 dB(增益模式1)、2.8 dB(增益模式2)、2.6 dB(增益模式3)和2.4 dB(增益模式4)。此外，該LNA還具有自適應(yīng)增益控制的優(yōu)點(diǎn)，且沒有不必要的功耗，因此其可用于WLAN應(yīng)用中。

[1] Cha C, Lee S. A 5.2 GHz LNA in 0.35 lm CMOS utilizing inter-stage series resonance and optimizing the substrateresistance[J].IEEE Journal of Solid-State Circuits, 2003, 38(4):669-672.

[2] 張勝標(biāo),張志浩,章國(guó)豪.用于S波段的高線性低噪聲放大器[J].電子器件,2016,39(1):57-61.

[3] 彭龍新,牛超,凌顯寶,等.2～20GHz GaAs超寬帶雜譜抑制單片低噪聲放大器[J].固體電子學(xué)研究與進(jìn)展,2016,36(1):12-16,20.

[4] 李遠(yuǎn)鵬,魏洪濤,劉永強(qiáng).一款超寬帶低噪聲放大器MMIC[J].半導(dǎo)體技術(shù),2016,41(4):276-279.

[5] 陳立偉.基于自適應(yīng)遺傳算法的低噪聲放大器設(shè)計(jì)[J].現(xiàn)代電子技術(shù),2015,38(22):118-121.

[6] Piazza F, Tsivis P. A 2 mA/3 V 71 MHz IF amplifierin 0.4 lm CMOS programmable over range[C].Turke:International SolidState Circuit Conference,2009.

[7] Elwan H O, lsmail M. Digitally programmabledecibel-linear CMOS VGA for low-power mixed signal applications[J].IEEE Transactions on Microwave Theory and Techniques,2000,47(5):388-398.

[8] Yamaji T, Kanou N,Itakura T. A temperaturestable CMOS variable gain amplifier with 80 dB linearly controlledgain range[J]. IEEE Journal of Solid-State Circuits,2002,37(5):553-558.

[9] Christopher W M. A variable gain CMOS amplifier withexponential gain control[C].MA,USA:Symposium on VLSI Circuits Digest Oftechnical Paper,2000.

[10] Ellinger F,Jackel H. Low-cost Bi CMOS variablegain LNA at ku-band with ultra-low power consumption[J].IEEE Transactions on Microwave Theory and Techniques,2004,52(2):702-708.

[11] Shaeffer D K, Lee T H. A 1.5 V, 1.5 GHz CMO slow noise amplifier[J].IEEE Journal of Solid-State Circuits,1997,32(5):745-759.

[12] Steyaert M, Real P. A CMOS rectifier-integrator foramplitude detection in hard disk servo loop[J].IEEE Journal of Solid-State Circuits,1995,30(7):743-751.

[13] Barker R. CMOS circuit design layout simulation[M].CA,USA:IEEE Press Series on Microelectronic System,2005.

[14] Hwang Y S, Huang P H. An efficient powerreduction technique for CMOS flash analog-to-digital converters[J].Analog Integrated Circuits and Signal Processing,2009,61(3):271-278.

[15] Tangel A, Choi K. The CMOS inverter as a comparatorin ADC designs[J].Analog Integrated Circuits and SignalProcessing,2004,39(2):147-155.

Circuit Design of Low Noise Amplifier at the 5.2GHz Band

LIU Yanzhu

(Electronic Department, Huizhou Engineering & Technical School, Huizhou 516001, China)

This paper proposes a new adaptive gain control method for low noise amplifiers (LNAs) at the 5.2 GHz band by using a feedback circuit. A variable gain can be realized by using a two-stage LNA on the basis of the cascade topology. The feedback circuit consists of several functional blocks, each of which is designed with minimum power consumption. The storage circuit in the feedback circuit can be used to store the previous signal magnitude, therefore avoiding unnecessary power consumption in the LNA. The performances of LNA has been simulated in terms of the noise figure (NF), gain, IIP3, and power consumption. The variable gain of the LNA with the feedback circuit ranges from 11.39 to 22.74 dB. The DC power of the variable gain LNA is from 5.68 to 6.75 mW at a 1.8 V supply voltage.

low noise amplifier; feedback; variable gain; baseband signal

2016- 10- 08

劉艷竹(1979-)，女，講師。研究方向：電工與電子。

10.16180/j.cnki.issn1007-7820.2017.07.040

TN722.3

A

1007-7820(2017)07-142-04