顏世朋，薛智民，王清波

（西安微電子技術研究所（771所）陜西 西安710119）

TRIPLE RESURF LDMOS器件的優(yōu)化設計

顏世朋，薛智民，王清波

（西安微電子技術研究所（771所）陜西 西安710119）

提出了一種新型TRIPLE RESURF結構的LDMOS器件，與普通的TRIPLE RESURF結構不同的是埋層采用了分區(qū)注入，即在靠近源端一側采用較高注入劑量，在靠近漏端一側則采用較低的注入劑量。因而會降低漏端表面電場峰值，提高了擊穿電壓。利用SILVACO TCAD軟件分析了各個參數(shù)對擊穿電壓和比導通電阻的影響，與普通的TRIPLE RESURF結構相比，在比導通電阻不變時，擊穿電壓則提高了15 V。

LDMOS；TRIPLE RESURF；擊穿電壓；比導通電阻

隨著集成電路的發(fā)展，尤其是智能功率集成電路的發(fā)展，對功率器件提出了越來越高的要求。LDMOS由于它的電極均可以在器件的表面引出，因而可以與主流的VLSI集成電路工藝技術相兼容，成為了功率集成電路的首選，并廣泛應用于LED驅(qū)動、電源管理及汽車電子等領域。對于LDMOS來說，比導通電阻和擊穿電壓是兩個重要的參數(shù)，同時相互影響，降低比導通電阻和提高擊穿電壓是器件的設計與研究的熱點與難點。目前采用的技術主要有以下幾種：場板技術[1]，橫向變摻雜技術[2]，埋層技術[2-3]，超結技術[4-8]，降低表面電場（RESURF）技術[9-15]等技術，它們對器件擊穿電壓和比導通電阻的改善起到了很大的作用。

RESURF技術是在LDMOS器件設計中廣泛應用的一種技術，它是利用橫向與縱向兩個PN結的耗盡層相互作用，就是器件在表面電場達到臨界電場之前，使漂移區(qū)在縱向上完全耗盡，從而使擊穿點由表面轉移到體內(nèi)，進而提高擊穿電壓。目前研究最多的是雙RESURF LDMOS器件，它是在單RESURF的基礎上，在漂移區(qū)頂部注入與漂移區(qū)摻雜相反的雜質(zhì)，利用其輔助耗盡來改善器件的性能。

目前對于TRIPLE RESURF的研究卻很少，文中提出了一種新型的TRIPLE RESURF LDMOS結構，這種結構在原TRIPLE RESURF LDMOS上進行了改進，P型埋層采用兩次注入，形成靠近源端的濃度較高而靠近漏端的濃度較低。經(jīng)仿真驗證該結構與具有相同尺寸的普通TRIPLE RESURF結構相比，比導通電阻不變，而器件的擊穿電壓則提高了15 V。

1 器件結構分析

LDMOS器件，根據(jù)RESURF理論，nwell作為漂移區(qū)必須完全的耗盡，以使擊穿發(fā)生在psub與nwell所構成的PN結，從而確保整個漂移區(qū)承受漏極所施加的高壓。在TRIPLE RESURF結構中，降場層（pburied）處于漂移區(qū)中，整個漂移區(qū)被分成了上下兩個部分，因而在縱向上漂移區(qū)由pburied和其上部的nwell、pburied和其下部的 nwell及 psub和 nwell構成的3個PN結共同來輔助耗盡，因而可以提高漂移區(qū)的濃度，從而可以進一步降低導通電阻。另外，由于離子注入后的雜質(zhì)在硅中分布近似為高斯分布，因而漂移區(qū)中在靠近表面的地方雜質(zhì)的濃度很高，器件導通的時pburied上方存在一條高電導通路。由于存在兩條電流通路，器件的導通電阻進一步的得到降低。當漂移區(qū)長度為13.5μm時，擊穿電壓僅為283 V。

圖1 兩種TRIPLE RESURF結構的LDMOS器件

圖1（b）是文中提出的一種新型的TRIPLE RESURF結構的器件，與圖1（a）的結構類似，埋層仍然位于漂移區(qū)的中，只是埋層由兩部分組成，即pb1和pb2。pb2的濃度小于pb1的濃度，這會降低靠近漏極處的表面電場。因為當漏極上施加高壓時，埋層pb1和pb2都會被耗盡，由于此時pb2含有帶有負電的受主離子，因而在靠近漏端會產(chǎn)生與外加電場方向相同的電場。Pb2的濃度降低了，這種電場疊加作用減弱，因而靠近漏端附近的表面電場相對降低，擊穿電壓相對地提高。在相同的器件尺寸及比導通電阻不變的條件下，NEW TRIPLE RESURF LDMOS器件的擊穿電壓由283 V提高到了298.3 V。

表1 兩種結構的參數(shù)比較

2 參數(shù)分析與結果討論

文中利用了Silvaco公司的工藝仿真軟件ATHENA和器件特性仿真軟件ATLAS對NEW TRIPLE RSEURF LDMOS RESURF LDMOS器件進行了優(yōu)化設計。

2.1 漂移區(qū)注入濃度對于擊穿電壓和比導通電阻的影響

圖2為器件的擊穿電壓和比導通電阻隨著漂移區(qū)的濃度的變化曲線，此時的pb1和pb2的注入濃度分別為 2.63×1016cm-3和 2.38×1016cm-3， 其中 Nd代表漂移區(qū)的注入濃度。由圖可知隨著Nd的不斷增大，擊穿電壓先是逐漸的增大后逐漸的減小，當漂移區(qū)的注入濃度Nd為4.29×1015cm-3時器件的擊穿電壓達到最大值為298.3 V。當Nd較小時擊穿電壓較小，因為此時漂移區(qū)過渡的耗盡漏極附近也被部分的耗盡，此處較高的空間電荷濃度產(chǎn)生了較高的電場強度，很易在該區(qū)發(fā)生擊穿，導致?lián)舸╇妷合陆担欢擭d較大時擊穿電壓也比較小，這時是因為此時漂移區(qū)的濃度太高，漂移區(qū)不能被完全的耗盡，漏極所加的電壓分布在很短的空間電荷區(qū)，靠近pwell附近的漂移區(qū)電勢線很密，電場強度很高，因而擊穿電壓降低。比導通電阻則是隨著漂移區(qū)的注入劑量的增加不斷的減小，對于比導通電阻這個指標，我們希望Nd越大越好。但是對于LDMOS器件來說，我們不但希望擊穿電壓很大而且希望比導通電阻很小，因此我們選擇Nd為4.29×1015cm-3。

2.2 埋層pb1和pb2的注入濃度對擊穿電壓的影響

圖3為擊穿電壓隨埋層pb1和pb2注入濃度的變化曲線，此時的漂移區(qū)的注入濃度為4.29×1015cm-3。圖 3（a）中埋層 pb1 的注入劑量為 2.63×1016cm-3，擊穿電壓隨埋層pb2的注入濃度先增加后降低。當pb2濃度較小時，等勢線在靠近pwell附近的區(qū)域較密，因而發(fā)生擊穿；當pb2濃度較高時，pb2埋層中的空間電荷較多，因而在漏端附近產(chǎn)生的附加電場也增大，使得靠近端的硅材料首先達到臨界電場，因而在該處發(fā)生擊穿。pb擊穿電壓在的濃度為2.38×1016cm-3時達到最大值298.3 V。圖3（b）中埋層pb2的注入濃度為2.38×1016cm-3，擊穿電壓隨著埋層pb1的注入濃度的增加也出現(xiàn)了先增加后降低的趨勢，并且擊穿電壓在pb1濃度為2.63×1016cm-3時達到最大值。當pb1的濃度較小時，pb1埋層產(chǎn)生的反向附加電場減弱，擊穿發(fā)生在場板末端的峰值電場處；當pb1濃度較高時，其耗盡時空間電荷密度也很高，導致pb1處的電勢線很密，在該處出現(xiàn)一個很高的電場峰值，從而使整個器件的擊穿電壓下降。這說明當漂移區(qū)的注入濃度一定時，埋層pb1和埋層pb2的注入濃度之間存在一組最優(yōu)值使擊穿電壓達到最大值。

圖2 擊穿電壓和導通電阻隨漂移區(qū)濃度的變化曲線

圖3 兩種結構擊穿電壓隨埋層濃度的變化

2.3 器件擊穿時的電勢和表面電場的分布情況

圖4分別為兩種器件的表面電場分布，由圖可以看出本文所提出的new triple RESURF LDMOS的表面電場分布比普通的triple resurf ldmos器件的分布更加均勻。這是因為new triple RESURF LDMOS的埋層在靠近漏極的一側采用了比pb1濃度要小的pb2，產(chǎn)生的與外加電場同向的附加電場減弱，因而漏極附近的表面電場降低，從而使整個表面電場的分布更加的均勻，擊穿電壓也相應的提高。

圖 5（a）和圖 5（b）是利用 ATALAS 仿真得到的triple RESURF LDMOS和new triple RESURF LDMOS兩種器件的電勢分布。由圖可以看出本文所提出的new triple RESURF LDMOS器件的電勢線分布的更加的均勻，因而其擊穿電壓更高。

圖4 兩種結構的表面電場分布

3 結 論

文中在普通的TRIPLE RESURF結構的基礎上，提出了一種新型的TRIPLE RESURF結構，并利用Silvaco TCAD器件仿真軟件對本文提出的new triple RESURF LDMOS器件的漂移區(qū)參數(shù)及pb1和pb2埋層的參數(shù)進行了優(yōu)化，仿真結果表明，新型器件在比導通電阻為19 mΩ·cm2時，擊穿電壓達到298.304 V。在比導通電阻不變的情況下，擊穿電壓比普通triple RESURF LDMOS提高了15 V。與文獻[9]中的相同尺寸的double RESURF和single RESURFLDMOS器件相比擊穿電壓分別增加了30 V和69 V。文中所提出的結構能夠應用于高壓電路，文中的結論對于設計高壓低導通電阻的高性能LDMOS器件具有重要的意義。

圖5 兩種結構的電勢分布

[1]文帥，喬明.具有單層浮空場板的高壓LDMOS器件研究[J].電子與封裝，2015，15（8）:34-37.

[2]王卓，周鋅，陳鋼，等.超薄層SOI高壓LVD LDMOS耐壓模型及特性研究[J].微電子學，2015，45（6）:812-816.

[3]李琦，張揚，段吉海.具有浮空埋層的高壓器件新結構和擊穿電壓模型 [J].固體電子學研究與進展，2011，31（1）:35-39.

[4]段寶興，曹震，袁小寧，等.具有N型緩沖層RESURF Super Junction LDMOS [J]. 物理學報，2014，63（22）:227-302.

[5]段寶興，曹震，袁嵩，等.新型緩沖層分區(qū)電場調(diào)制橫向雙擴散超結功率器件[J].物理學報，2014，63（24）:247-301.

[6]ZHU Hui，LI Hai-ou，LI Qi，et al.A novel multiple super junction power device structure with low specifi con-resistance[J].Journal of Semiconductors，2014，35（10）:104006.

[7]WU Wei，ZHANG Bo，LUO Xiao-rong，et al.Low on-resistance high-voltage lateral double-diffused metal oxide semiconductor with a buried improved super-junction layer[J].Chin.Phys.B，2014，23（3）:038503.

[8]WU Wei，ZHANG Bo，F(xiàn)ANG Jian，et al.A high voltage Bi-CMOS compatible buffer super-junction LDMOS with an N-type buried layer[J].Journal of Semiconductors，2014，35（1）:014009.

[9]朱奎英，錢欽松，孫偉峰.Double RE SURF nLDMOS功率器件的優(yōu)化設計[J].固體電子學研究與進展，2010，30（2）:256-261.

[10]孫鵬，劉玉奎，陳文鎖.700 V三層RESURF nLDMOS優(yōu)化設計[J].微電子學，2013，43（2）:278-281.

[11]YIN Shan，Qiao Ming，Zhang Yongman，etal.Design of 700 V triple RESURF nLDMOS with low on-resistance [J].Journal of Semiconductors，2011，32（11）:114002.

[12]宋慶文，胡夏融，馮灝.埋層深度對Triple-RESURF LDMOS縱向電場和擊穿電壓的影響 [J].微電子學， 2015，45（2）:253-257.

[13]DUAN Bao-xing，YANG Yin-tang.Low Specific ON-Resistance PowerMOS TransistorWith Multilayer Car rier Accumulation Breaks the Limit Line of Silicon[J].IEEE Transactions on Electron Devices，2011，58（7）：2057-2060.

[14]XU Qing，LUO Xiao-rong，ZHOU Kun，etal.Ultralow specific on-resistance high voltage trench SOI LDMOS with enhanced RESURF effect[J].Journal of Semicondurcors，2015，36（2）:024010.

[15]LUO Yin-chun，LUO Xiao-rong，HU Gang-yi，et al.A low specific on-resistance SOI LDMOS with a noveljunction field plate [J].Chin.Phys.B，2014，23（7）:077306.

Optimal design of TRIPLE RESURF LDMOS

YAN Shi-peng， XUE Zhi-min， WANG Qing-bo
（Xi’an Microelectronic Technology Institute（No.771 Institute），Xi’an 710119，China）

A new TRIPLE RESURF LDMOS was proposed，compared with conventional TRIPLE RESURF LDMOS，the difference was that the P_buried layer was divided into two regions，the region that is closed to the source has a large dose of ion implantation，while the region that is closed to the drain has a small dose of ion implantation.Thus the peak surface electricfield near the drain region was depressed，and the breakdown voltage was increased.Effects of parameters on breakdown voltage and specific on-resistance were analyzed by using device simulator and technology simulator Silvaco TCAD.Compared with conventional TRIPLE RESURF device structure，the specific on-resistance was almost the same，but the breakdown voltage was increased by 15 V.

LDMOS； TRIPLE RESURF； breakdown voltage； specific on-resistance

TN386

A

1674－6236（2017）12-0101-04

2016-05-07稿件編號：201605061

顏世朋（1988—），男，吉林長春人，碩士研究生。研究方向：BCD工藝。