梁挺+賀峻峰+丁昨凱+張蕙菁+武強(qiáng)
摘 要 本文提出基于ARM+DSP與FPGA相結(jié)合的多核心組合硬件系統(tǒng)平臺(tái)方案。該方案以ARM為通信和控制處理器與DSP為組合導(dǎo)航解算處理器的雙核作為主核芯,F(xiàn)PGA作為輔助核心,用于采集MEMS陀螺數(shù)據(jù)和GPS模塊數(shù)據(jù)。由于共用數(shù)據(jù)、地址總線,通過(guò)內(nèi)部?jī)?nèi)存控制器,提高數(shù)據(jù)和地址總線的利用效率,至使ARM和DSP之間數(shù)據(jù)操作完全擺脫占用其時(shí)鐘周期的限制,大大提高了數(shù)據(jù)操作效率;ARM內(nèi)部集成豐富的硬件控制器,可以省去大量軟件優(yōu)化時(shí)間,并且TI公司為客戶提供底層驅(qū)動(dòng)優(yōu)化方案,使整體系統(tǒng)對(duì)外數(shù)據(jù)交換更加靈活。
【關(guān)鍵詞】姿態(tài)測(cè)量 組合導(dǎo)航 DSP ARM FPGA MEMS陀螺 GPS
1 姿態(tài)測(cè)量系統(tǒng)硬件設(shè)計(jì)方案
1.1 系統(tǒng)的硬件電路結(jié)構(gòu)
本系統(tǒng)以雙核芯片OMAP-L138+FPGA為核心處理器,實(shí)現(xiàn)慣性器件及相關(guān)信息的采集、捷聯(lián)慣性導(dǎo)航算法的實(shí)現(xiàn)。雙核處理器OMAP-L138中的DSP部分主要處理各種數(shù)據(jù)的預(yù)處理、傳感器信號(hào)的誤差補(bǔ)償、姿態(tài)解算、導(dǎo)航解算等, ARM部分主要實(shí)現(xiàn)慣性器件(三個(gè)陀螺及三個(gè)加速度計(jì))、溫度傳感器的數(shù)據(jù)采集;FPGA實(shí)現(xiàn)GPS/北斗信號(hào)、磁航向傳感器、里程計(jì)以及各種外圍通訊串口數(shù)據(jù)的采集,并通過(guò)雙口RAM與DSP進(jìn)行數(shù)據(jù)交互。
本系統(tǒng)分為雙層結(jié)構(gòu),上層包括雙核處理器、FPGA、及其配置Flash、DDR2 SDRAM、時(shí)鐘芯片、RTC芯片、兩個(gè)分別對(duì)嵌入式系統(tǒng)供電的電源芯片集中在上層電路板;下層電路板包括ADIS16488 MEMS陀螺儀、LEA-5H的GPS模塊、防浪涌模塊、28V轉(zhuǎn)5V電源模塊、四路RS422電平轉(zhuǎn)換芯片、一個(gè)50V15000uF的儲(chǔ)能電容以及連接上層的垂直連接器和一個(gè)31芯的矩形連接器。
1.2 OMPL-138及FPGA的電路設(shè)計(jì)概述
OMAPL138作為包含ARM+DSP雙核嵌入式處理器,由于其初始啟動(dòng)過(guò)程需要依賴ARM端的低頻時(shí)鐘進(jìn)行初始化,因此,OMAPL138外圍分別需要輸入兩個(gè)時(shí)鐘,一個(gè)是32.768Khz的慢時(shí)鐘,另一個(gè)為24Mhz的快時(shí)鐘。本設(shè)計(jì)中FPGA芯片為雙核處理器提供了快時(shí)鐘輸入,并為其輸出初始化的復(fù)位信號(hào),。
根據(jù)OMAPL138數(shù)據(jù)手冊(cè)要求,對(duì)于其PLL區(qū)域的供電需要非常低的電壓噪聲,因此,鎖相環(huán)區(qū)域電源輸入添加穿心電容,和三個(gè)不同容值的旁路電容,用于電源輸入濾波。由于數(shù)據(jù)運(yùn)算速率的需要,OMAPL138外部?jī)?nèi)存采用了DDR2 SDRAM。
在整個(gè)姿態(tài)測(cè)量系統(tǒng)中,復(fù)位信號(hào)質(zhì)量的好壞會(huì)影響整個(gè)系統(tǒng)的性能指標(biāo),因此,針對(duì)復(fù)位信號(hào),采用主備信號(hào)的方式進(jìn)行設(shè)計(jì)。電源芯片管腳能夠產(chǎn)生一路先高后低再拉高的漏極開路(Open drain)信號(hào),此信號(hào)滿足OMAPL138上電復(fù)位信號(hào)的時(shí)間要求,將電源產(chǎn)生的復(fù)位信號(hào)與外部按鍵所產(chǎn)生的復(fù)位信號(hào)共同引入與門芯片內(nèi)部,這樣可以在加電的狀態(tài)下,為FPGA和雙核提供熱復(fù)位的功能;將復(fù)位信號(hào)從與門引入FPGA,再由FPGA自身產(chǎn)生一個(gè)和與門相同邏輯時(shí)序的IO電平信號(hào)輸出給OMAPL138的復(fù)位管腳,當(dāng)系統(tǒng)上電時(shí),電源芯片輸出的復(fù)位信號(hào)通過(guò)與門傳送到FPGA內(nèi)部,F(xiàn)PGA響應(yīng)此信號(hào)后將自身產(chǎn)生的復(fù)位信號(hào)再輸送給OMAPL138,使其進(jìn)入初始化狀態(tài);當(dāng)按鍵按下時(shí),與門將低信號(hào)輸入給FPGA內(nèi)部,F(xiàn)PGA此時(shí)會(huì)發(fā)送復(fù)位信號(hào)到OMAPL138的復(fù)位輸入管腳,使OMAPL138在上電狀態(tài)進(jìn)行復(fù)位初始化。
1.3 電源電路及GPS模塊電路設(shè)計(jì)
電源電路分為兩部分,一部分為OMAPL138和FPGA的電源芯片及其外圍電路,另一部分為系統(tǒng)輸出28V濾波、轉(zhuǎn)換以及儲(chǔ)能的電路。
根據(jù)OMAPL138數(shù)據(jù)手冊(cè)的要求,其內(nèi)核和外部IO區(qū)域上電順序有明確的限制,先給內(nèi)核供電,再給外部IO供電,這樣會(huì)確保OMAPL138芯片初始化正常,并且能預(yù)防先供給外部IO電壓導(dǎo)致燒內(nèi)核的情況發(fā)生,利用復(fù)位芯片,當(dāng)1.2V供電時(shí)才能打開1.8V的IO供電的使能,當(dāng)1.8V供電時(shí),才能打開3.3V供電使能,這樣完成由內(nèi)核上電再到外部IO上電的先后順序。下層電路板電源部分主要分為兩部分,一部分是外部電源輸入后的濾波處理,另一部分是電壓轉(zhuǎn)換后進(jìn)行儲(chǔ)能,防止短時(shí)電源塌陷。由于系統(tǒng)要求瞬間斷電50ms內(nèi),要確保后端系統(tǒng)在電源切換時(shí)正常工作,根據(jù)計(jì)算,需接入一個(gè)耐壓值50V容值約為14000uF的儲(chǔ)能電容,為系統(tǒng)儲(chǔ)能。
利用電源轉(zhuǎn)換芯片,將輸入28V轉(zhuǎn)換為系統(tǒng)需要的5V電壓,輸出電流能力額定值為2.4A,由于整板最大功耗約為10W,額定功率下約為5~6W,電源模塊滿足工作需求。為5V加入一階濾波電路,為后端電路提供更低噪聲的電源供電。GPS模塊為5V供電,外接天線為3.3V供電,由數(shù)據(jù)手冊(cè)可知,天線為有源天線,可由模塊內(nèi)部供電也可由外部電源供電。
1.4 外圍及接口電路
根據(jù)GPS模塊的需要,本系統(tǒng)內(nèi)部加入了RTC芯片,用作板級(jí)內(nèi)部時(shí)鐘計(jì)數(shù)和部分?jǐn)?shù)據(jù)存儲(chǔ),這樣配置可以提高GPS定位速度,降低定位的飄逸和瞬間丟星時(shí)的數(shù)據(jù)異常,大大提高定位精度。
由于系統(tǒng)要求,對(duì)外接口提供了四路RS422接口,用于與外界計(jì)算機(jī)交互,兩路RS232接口,便于板級(jí)信息輸出和調(diào)試,以及OMAPL138和FPGA自身的JTAG接口,用于程序調(diào)。
2 總結(jié)
由于微電子技術(shù)和嵌入式技術(shù)的飛速發(fā)展,采用嵌入式平臺(tái)的姿態(tài)測(cè)量系統(tǒng)也得到了迅猛發(fā)展,功能更加豐富、性能顯著提高、質(zhì)量和體積不斷縮小。本文研究的基于微小型MEMS和嵌入式平臺(tái)的姿態(tài)測(cè)量系統(tǒng),也是一種捷聯(lián)式慣性導(dǎo)航系統(tǒng)。相對(duì)于慣性導(dǎo)航系統(tǒng),這種基于微小型MEMS和嵌入式平臺(tái)的姿態(tài)測(cè)量系統(tǒng)具有更小的體積、更低的功耗成本,降低了系統(tǒng)成本,這會(huì)使得姿態(tài)測(cè)量系統(tǒng),更易于生產(chǎn),以及適用方面更加廣闊,不僅對(duì)軍事方面,對(duì)民用方面能起到獨(dú)特的作用。
參考文獻(xiàn)
[1]任思聰.實(shí)用慣導(dǎo)系統(tǒng)原理[M].北京:宇航出版社,1988.
[2]張海陵,陳茄,譚海云.基于FPGA的模擬信號(hào)源系統(tǒng)設(shè)計(jì)[J].電子科技大學(xué)學(xué)報(bào),2006.
作者簡(jiǎn)介
梁挺(1982-),男,江蘇省宿遷市人。工程碩士。主要研究方向?yàn)橛?jì)算機(jī)技術(shù)。
作者單位
西安應(yīng)用光學(xué)研究所 陜西省西安市 710065