季振凱，徐彥峰，盧禮兵

（中國電子科技集團公司第58研究所，江蘇無錫214035）

陶瓷封裝電路鍵合引線沖擊應(yīng)力下的短接判定方法

季振凱，徐彥峰，盧禮兵

（中國電子科技集團公司第58研究所，江蘇無錫214035）

高可靠集成電路普遍采用陶瓷封裝。但是陶封電路內(nèi)部的空封結(jié)構(gòu)易導(dǎo)致鍵合線在受到外界機械沖擊后引起相鄰鍵合線短接。因此在設(shè)計階段對鍵合線的選擇、布線布局設(shè)計、鍵合工藝參數(shù)優(yōu)化以及封裝后的引線抵抗外界應(yīng)力的能力顯得尤為重要。在高速攝像機攝像和電學(xué)判定組合方法的基礎(chǔ)上，提出一種改進型的鍵合線短路判定方法。該方法實時對所有被測CQFP228封裝的FPGA電路端口進行判定。試驗證明，該方法可以大大提高判定評估準確率，降低判定步驟。

陶瓷封裝；鍵合線；機械沖擊；短路

1 引言

相較于商業(yè)級和工業(yè)級電路，高可靠集成電路對于外界環(huán)境和電路本身的穩(wěn)定性具有更高的要求，目前大部分高可靠集成電路的封裝都是陶瓷封裝（簡稱陶封），相較于塑封電路，陶封電路具有以下優(yōu)點[1]：

·耐濕性好；

·熱沖擊實驗和溫度循環(huán)實驗后不產(chǎn)生引線鍵合根部損傷，互聯(lián)可靠性高；

·氧化鋁陶瓷外殼與硅芯片的熱膨脹系數(shù)相差小，抗溫變等能力高；

·絕緣性和氣密性好，芯片不受周圍環(huán)境影響，更重要的是其氣密性能滿足高密封的要求。

陶封電路的空腔內(nèi)除芯片外不填充其他物體，由于在機載、彈載和箭載環(huán)境下，整機的瞬間加速度很大，會對陶封電路造成很大的沖擊力。陶封電路的中空結(jié)構(gòu)會導(dǎo)致電路受到?jīng)_擊后鍵合線發(fā)生振動，如果振幅過大，相鄰鍵合線可能會短接。鍵合線的短接會導(dǎo)致I/O端口的信號邏輯混亂，影響電路正常工作，繼而導(dǎo)致整機功能失效，可能會產(chǎn)生災(zāi)難性后果。

為了防止電路受沖擊后由于上述問題而導(dǎo)致電路功能失效，在設(shè)計過程中在考慮引線直徑選擇、布線布局設(shè)計、鍵合工藝參數(shù)優(yōu)化的基礎(chǔ)上，還要對電路依據(jù)整機應(yīng)用要求進行機械沖擊摸底實驗，以驗證封裝設(shè)計的合理性和可靠性。

2 基于高速攝像的鍵合線短接判定方法

沖擊實驗的電路安裝方式如圖1所示，被沖擊電路首先被電裝在PCB板上并點膠固定，然后將PCB板固定于提供沖擊動能的實驗裝置中，在放置好電路后，每次選擇固定裝置的X、Y、Z三個方向中的一個方向施加特定加速度的機械沖擊[2]。在電路受到機械沖擊的同時，進行高速攝像定位和電學(xué)判定，判定鍵合線是否短路。

圖1 沖擊實驗電路安裝方式示意圖

2.1 高速攝像定位

在對整個固定裝置施加一個沖擊力的同時，使用高速攝像頭捕捉鍵合線的振動。本次實驗選用OLYMPUS型號為i-SPEED 3的高速攝像機，其拍攝的參數(shù)設(shè)置為10000幀/秒，快門速度設(shè)為2，拍攝開蓋后的CB228封裝芯片內(nèi)鍵合線在沖擊試驗過程中的變化情況。

觀察高速攝像的照片，發(fā)現(xiàn)在CB228封裝的芯片邊角上有兩根鍵合線在振動，如圖2中圈出的位置。

圖2 高速攝像機瞬間拍攝照片

將它們與CB228封裝的芯片封裝圖對照，確認兩根鍵合線對應(yīng)的引腳為P60、P61，由于高速攝像機拍出的照片屬于二維圖像，無法確認兩根鍵合線是否真正短接。所以，通過高速攝像完成對疑似短接鍵合線的定位后，需要把疑似短接鍵合線所屬的兩個引腳引出并進行電學(xué)判定，以確認是否真正短接。

2.2 電學(xué)判定

電學(xué)判定的基本原理是在一個管腳I/O1接電源正極，相鄰的另一個管腳I/O2接電源負極，在電源正極和I/O1之間串入一個電流敏感放大器，如果這兩個I/O管腳對應(yīng)的鍵合線發(fā)生短接使得回路中的電流發(fā)生變化，通過示波器監(jiān)測電流敏感放大器輸出端電壓的變化即可判斷在沖擊試驗過程中鍵合線是否發(fā)生了短接。

根據(jù)以上原理，將高速攝像定位出的振動鍵合線相應(yīng)引腳引出，按照電學(xué)判定原理的連接方式連接，相應(yīng)位置接上電源和示波器，正常情況下電源上顯示電流為0 A，示波器上的電壓為0 V，電流敏感放大器放大倍數(shù)為12；將CB228封裝的PCB板固定在沖擊試驗臺上，在X、Y、Z方向上改變沖擊加速度和沖擊方向，經(jīng)過反復(fù)多次沖擊，在試驗過程中可以看到如圖4所示的實驗結(jié)果。

圖3 電學(xué)判定原理圖

圖4 2000 g加速度沖擊電壓變化圖

從圖4中可以看到在沖擊試驗之前，電流敏感放大器的輸出幾乎為0 V電平，一旦發(fā)生接觸碰撞，示波器上的電壓會出現(xiàn)由低到高的跳變，高電平的持續(xù)時間大約為300 μs，等到碰撞結(jié)束，電壓又變?yōu)閹缀? V電平。此現(xiàn)象說明在2000 g加速度的沖擊力下，鍵合線已經(jīng)發(fā)生了短接。

電路在受到?jīng)_擊后，在電流敏感放大器的輸出端如果存在①電壓由低到高跳變、②維持一段時間高電平、③電壓再由高到低跳變這3個過程，則說明沖擊實驗過程中存在短接現(xiàn)象。但是，該方法存在以下幾個缺點：

（1）實驗過程較為復(fù)雜，需要先使用高速攝像機定位，再進行電學(xué)判定，確定定位點是否確實短接；

（2）判定效率低，每次僅能同時捕捉幾十根鍵合線，且每次電學(xué)判定僅能判定一對鍵合線；

（3）實驗現(xiàn)象難以捕捉，需要不斷嘗試多次沖擊才可能偶爾觸發(fā)到電壓從低到高的試驗現(xiàn)象，而且在相同加速度下不是每次都能觸發(fā)相同的試驗現(xiàn)象。

3 基于實時端口判定的鍵合線短接判定方法

針對以上問題，提出一種新的方法，可以同時判斷所有引腳的鍵合線是否與相鄰引腳鍵合線短接。

基于FPGA電路的鍵合線短接判定系統(tǒng)基本功能框圖如圖5所示，整個系統(tǒng)由兩部分構(gòu)成：一部分為受沖擊電路，也即被測試的FPGA電路以及使該電路正常工作的外圍設(shè)備；另一部分為判定系統(tǒng)，該系統(tǒng)由一個或多個FPGA電路構(gòu)成，且該系統(tǒng)的FPGA電路必須保證不會在受到機械沖擊后發(fā)生系統(tǒng)功能故障。

3.1 被測試FPGA電路功能說明

被測試FPGA電路的基本原理框圖如圖6所示。被測試FPGA電路的所有I/O引腳需連接到判定系統(tǒng)的FPGA電路上，且所有I/O均發(fā)出固定頻率（本次實驗設(shè)置成1 MHz）的方波信號，但是相鄰兩個引腳的方波信號相位相反，若I/O口相鄰的引腳為電源或地腳，則順延到下一引腳直至該引腳為I/O腳，且該引腳與前一引腳發(fā)出的方波信號相位相反。如果I/O腳的數(shù)量為偶數(shù)，則最后一個I/O的相位與第一個I/O的相位相反，不做特殊處理，如果I/O腳的數(shù)量為奇數(shù)，則最后一個I/O輸出恒定高電平，且該引腳需要添加一個330 Ω的上拉電阻。

圖5 基于FPGA電路的鍵合線短接判定系統(tǒng)功能框圖

圖6 被測試FPGA電路功能框圖

3.2 判定系統(tǒng)功能說明

判定系統(tǒng)的基本功能框圖如圖7所示，相鄰I/O腳的信號進入判定系統(tǒng)的FPGA電路后進行異或邏輯運算，最后一個產(chǎn)生方波的I/O腳信號分別與前一個I/O和第一個I/O腳的信號做異或邏輯運算。由于相鄰I/O產(chǎn)生的方波頻率相同、相位相反，所以正常情況下相鄰I/O做異或邏輯的結(jié)果始終為1。

圖7 判定系統(tǒng)功能框圖

將異或邏輯運算的結(jié)果傳入一個鎖存器中，如果相鄰引腳短接，則必定不會產(chǎn)生穩(wěn)定的方波信號，此時異或邏輯會產(chǎn)生0的運算結(jié)果，觸發(fā)鎖存器鎖存。此時，鎖存器Q輸出端恒定輸出0。

所有鎖存器的端或邏輯運算作為數(shù)據(jù)傳輸使能信號，當(dāng)任意一個鎖存器因被測FPGA電路鍵合線的短接而造成鎖存器Q輸出端恒定為0時，輸出端恒定為1，此時數(shù)據(jù)傳輸使能端有效。判定系統(tǒng)將所有鎖存器的數(shù)據(jù)以8個為1組組成1個字節(jié)并將該字節(jié)數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)以RS232協(xié)議的傳輸形式傳送給PC機，若鎖存器不滿8個則該字節(jié)數(shù)據(jù)高位填充1。

正常情況下，傳輸?shù)絇C機的數(shù)據(jù)為8’b1111_1111，如果I/O與I/O的鍵合線短接，則會產(chǎn)生3個連續(xù)的0；如果I/O與電源地的鍵合線短接，則會產(chǎn)生2個連續(xù)的0。根據(jù)0的個數(shù)和0在整個傳輸數(shù)據(jù)中的位置，可以推斷出被測FPGA電路短接的鍵合線屬于哪兩個引腳。

3.3 實驗結(jié)果

根據(jù)以上實驗原理重新對CB228封裝的芯片進行3次帶電沖擊實驗，由于CB228封裝芯片P1和P2腳分別為GND和TMS，定義P3和P4做異或邏輯鎖存的數(shù)據(jù)為向PC機傳送的第1個字節(jié)的最低位，之后的數(shù)據(jù)位依次類推。對同一電路分別在X、Y、Z三個方向分別設(shè)置2000 g、2300 g和2500 g的加速器，實驗獲取的數(shù)據(jù)如表1所示。

表1 3次沖擊實驗的實驗結(jié)果

4 結(jié)束語

在特定的應(yīng)用環(huán)境下，芯片在受沖擊后鍵合線短接判定是陶封器件可靠性評估中的必備檢測項目。實時端口判定的鍵合線短接判定方法使用FPGA電路對所有信號分組進行邏輯運算并鎖存異常數(shù)據(jù)的鍵合線，可以準確快速地發(fā)現(xiàn)陶封FPGA電路在受到?jīng)_擊后短接的鍵合線。

[1]百度百科.SMD陶瓷封裝[EB/OL].http://baike.baidu. com/link?url=MKeI0843E5Vg1bHhB3MAAwFZNeyMh AZ rqgMWN6vxbbO4pseHo03DGLfwJi8URqmi2k8Uyr-dmg O_tAaaXnk8Cqzn-BuoFPTW8ywPp-59dAMWhOlzWZxgp SiBMy01iePxwWa5vG9rzo7RaC-g9U1O5a,2017/04/05.

[2]GJB 548 B-2005.微電子器件試驗方法和程序[S].

Method of Short-Circuit Determination of Bonded Wire under Shocked Stress in Ceramic Package Circuit

JI Zhenkai,XU Yanfeng,LU Libing
（China Electronic Technology Group Corporation No.58 Research Institute,Wuxi 214035,China）

High-reliability integrated circuits commonly use ceramic package.However,the internal air-sealed structure of ceramic package circuit is liable to cause the bonding wire short-circuit with adjacent bonding wire when suffering externalmechanical shock.Therefore,during the designing,selection of the bonding line,wiring layout design,optimization of bonding process parameters and the package resistance to external stress are particularly important.In the paper,based on the combination of high-speed camera and electrical detection method,an improved type of short circuit detection method is proposed.The method is based on real-time detection of all measured CQFP228 FPGA circuit ports.The test results show that the method greatly improves the accuracy ofdetection and evaluation,and reduces the detection steps.

ceramic package;bonding wire;mechanicalshock;shortcircuit

TN305.94

A

1681-1070（2017）05-0008-04

季振凱（1986—），男，2009年畢業(yè)于南京大學(xué)電子科學(xué)與工程系，2009年6月起就職于中國電子科技集團公司第五十八研究所，從事超大規(guī)模集成電路測試應(yīng)用及可靠性驗證的研究工作。

2017-2-15