張振鵬，張立軍，鄭堅(jiān)斌，于 躍，索 超，李有忠（.蘇州大學(xué) 江蘇 蘇州5000；.蘇州兆芯半導(dǎo)體科技有限公司 江蘇 蘇州5000）

基于AOCV的低功耗標(biāo)準(zhǔn)單元設(shè)計(jì)

張振鵬1，張立軍1，鄭堅(jiān)斌2，于 躍2，索 超2，李有忠1
（1.蘇州大學(xué) 江蘇 蘇州215000；2.蘇州兆芯半導(dǎo)體科技有限公司 江蘇 蘇州215000）

近年來(lái)，物聯(lián)網(wǎng)和移動(dòng)互聯(lián)網(wǎng)為代表的應(yīng)用芯片提出了越來(lái)越高的功耗要求。降低工作電壓是降低功耗的有效方法，但是隨著電壓的降低，電路的性能也會(huì)急劇下降。針對(duì)這一問(wèn)題，本文運(yùn)用AOCV的時(shí)序分析方法，使得電路設(shè)計(jì)在保證性能的基礎(chǔ)上，最大程度地降低工作電壓。在先進(jìn)工藝下，運(yùn)用AOCV方法能夠使得工作電壓由1.05 V降為1 V左右，在典型工藝角下的功耗得到了有效降低，同時(shí)保證了電路的速度和時(shí)序要求。

低功耗；工藝偏差；AOCV；時(shí)序裕量；PrimeTime；標(biāo)準(zhǔn)單元

隨著工藝的不斷進(jìn)步，CMOS集成電路的特征尺寸不斷縮小，工藝制造難度不斷提高，我們對(duì)靜態(tài)時(shí)序分析的要求也越來(lái)越高。傳統(tǒng)的分析方法如BC-WC[1]，OCV[2]已經(jīng)無(wú)法滿(mǎn)足我們的需求，工藝制造帶來(lái)的工藝偏差[3]（process variation）導(dǎo)致電路時(shí)序評(píng)估過(guò)度悲觀，從而影響電路的整體性能。與傳統(tǒng)的時(shí)序分析方法相比，AOCV方法更加精準(zhǔn)合理。

在電路設(shè)計(jì)中，降低功耗的方法有很多種，比如襯底偏置[4]、電源門(mén)控[5]、時(shí)鐘門(mén)控[6]、多閾值電壓[7]、門(mén)級(jí)功率優(yōu)化[8]等等。由于功耗與工作電壓幾乎成平方關(guān)系，降低工作電壓是降低功耗較為有效的方法，但是隨著工作電壓的降低，標(biāo)準(zhǔn)單元的時(shí)序和速度會(huì)越來(lái)越差。如何能夠在滿(mǎn)足標(biāo)準(zhǔn)單元時(shí)序和速度的前提下，最大程度地降低工作電壓是急需解決的問(wèn)題?；诖耍闹性谠O(shè)計(jì)運(yùn)用標(biāo)準(zhǔn)單元庫(kù)的過(guò)程中，運(yùn)用AOCV的時(shí)序分析方法，減少時(shí)間裕量，使得標(biāo)準(zhǔn)單元庫(kù)在滿(mǎn)足時(shí)序和速度的要求下降低工作電壓，從而達(dá)到降低功耗的目的。

1 AOCV分析

芯片在加工和實(shí)際工作環(huán)境中，不同路徑可能存在少許差異，我們將這種差異分別看作min和max狀況。OCV模式通過(guò)設(shè)置全局derate值，采用同一derate值，增加悲觀度，在先進(jìn)工藝下可能會(huì)導(dǎo)致時(shí)序不收斂的問(wèn)題[9]。在AOCV模式中，我們將通過(guò)對(duì)單元在不同邏輯深度仿真，以及基于前后級(jí)在物理硅片上的不同距離得到一個(gè)更加精確的derate值來(lái)進(jìn)行時(shí)序分析，而不是傳統(tǒng)粗放式的統(tǒng)一的derate。使用AOCV可以使得時(shí)序違例的發(fā)生和過(guò)度設(shè)計(jì)的余量減少，做到節(jié)省芯片面積和功耗。

文中基于28 nm標(biāo)準(zhǔn)單元庫(kù)進(jìn)行AOCV分析。這套庫(kù)包含1 600多顆單元，單元高度為7軌，是一套面積較小的單元庫(kù)。文中選取Inverter（反相器）和NAND2（兩輸入與非門(mén)）這兩個(gè)典型單元進(jìn)行AOCV分析，這里以反相器為例說(shuō)明分析過(guò)程。為了得到更為貼近實(shí)際情況的數(shù)值，我們?cè)贚aker軟件中進(jìn)行測(cè)量電路的版圖繪制，抽取后仿電路，以此為基礎(chǔ)進(jìn)行AOCV分析。為了減小 WPE（Well Proximity Effect）[10]、DSE （Diffusion Space Effect）[11]、PSE（Poly Space Effect）等版圖二級(jí)效應(yīng)的影響，我們將50級(jí)反相器串聯(lián)，置于filler單元的包圍環(huán)境之中，使得版圖的寄生參數(shù)更加貼近實(shí)際情況，后仿真也更加準(zhǔn)確。

經(jīng)過(guò)一系列DRC、LVS、XRC等版圖工作之后，我們可以得到反相器鏈的后仿網(wǎng)表。在TT（1V 85℃）端角下，運(yùn)用Hspice軟件對(duì)反相器鏈的后仿網(wǎng)表做3 000次monte carlo仿真[12]，再利用.measure語(yǔ)句測(cè)量輸入電平翻轉(zhuǎn)點(diǎn)到每一級(jí)反相器輸出電平翻轉(zhuǎn)點(diǎn)的延時(shí)。因此，每一級(jí)反相器的輸出延時(shí)數(shù)據(jù)組包含3 000個(gè)數(shù)據(jù)，根據(jù)統(tǒng)計(jì)學(xué)原理，這3 000個(gè)數(shù)據(jù)呈正態(tài)分布[13]，如圖1所示即為50級(jí)反相器的延時(shí)分布圖，由此計(jì)算出每一級(jí)反相器的輸出延時(shí)的均值（mean）和方差（?）。

圖1 Monte Carlo分布圖

根據(jù)公式（1），我們可以計(jì)算出1～50級(jí)每一級(jí)反相器延時(shí)的derate值。

表1 INV derate table

根據(jù)表1的數(shù)據(jù)作出散點(diǎn)圖，如圖2和圖3所示。從圖中我們可以發(fā)現(xiàn)，隨著級(jí)數(shù)的增加，early derate 和late derate的值都是單調(diào)收斂的，且趨向于1。因此，AOCV分析可以解決OCV分析所帶來(lái)的時(shí)序收斂問(wèn)題[14]。此外，我們還可以發(fā)現(xiàn)，隨著級(jí)數(shù)的增加，derate值的變化趨緩，所以本文計(jì)算了50級(jí)AOCV derate，可以達(dá)到預(yù)期的設(shè)計(jì)精度。而對(duì)于與非門(mén)而言，固定一輸入端為高電平，變化另一輸入端，同樣可以得到50級(jí)AOCV derate值，如表2和圖4、圖5所示。

2 時(shí)序分析

文中所采用的28 nm標(biāo)準(zhǔn)單元庫(kù)的標(biāo)準(zhǔn)工作電壓為1.05 V，我們?cè)诜聪嗥麈満团c非門(mén)鏈的輸入和輸出各加一個(gè)D觸發(fā)器，以此作為測(cè)試電路在TT端角下做測(cè)試，如圖6所示，我們使用PrimeTime軟件進(jìn)行時(shí)序分析。

圖2 INV early derate

圖3 INV late derate

表2 NAND2 derate table

圖4 NAND2 early derate

圖5 NAND2 late derate

圖6 測(cè)試電路

以反相器鏈為例，在TT（1.05 V 85℃）端角下，將電路的verilog以及該端角下的時(shí)序庫(kù)信息輸入進(jìn)PrimeTime。通過(guò)set_timing_derate指令給電路設(shè)定統(tǒng)一的derate值，接下來(lái)通過(guò)report_timing指令得到數(shù)據(jù)到達(dá)第1個(gè)反相器輸入端的時(shí)間以及第50級(jí)反相器輸出端的時(shí)間，如表3所示。因此我們可以計(jì)算得出，在OCV模式下，50級(jí)反相器的延時(shí)為791.006 ps。

通過(guò)使用read_aocvm指令將生成的derate table導(dǎo)入PrimeTime，繼續(xù)運(yùn)用PrimeTime在TT（1.05 V 85℃）對(duì)測(cè)試電路進(jìn)行時(shí)序分析。同樣，我們可以得到數(shù)據(jù)到達(dá)第1個(gè)反相器輸入端的時(shí)間以及第50級(jí)反相器輸出端的時(shí)間，如表3所示。因此，我們可以計(jì)算得出，在AOCV模式下，50級(jí)反相器的延時(shí)為718.32 ps。

表3OCV/AOCV時(shí)序?qū)Ρ缺?/p>

由表3可見(jiàn)，OCV相比于AOCV而言，過(guò)于悲觀，這就給我們降低工作電壓帶來(lái)了空間?；谶@一結(jié)論，我們首先運(yùn)用Altos軟件以及DesignCompiler軟件生成了0.9～1.05 V工作電壓下標(biāo)準(zhǔn)單元庫(kù)的時(shí)序庫(kù)（.lib和.db文件）[15]，然后使用前文所述方法生成各工作電壓下對(duì)應(yīng)的 derate table，最后通過(guò)PrimeTime的分析得出各電壓下的反相器鏈延時(shí)如表4和圖7所示。由圖可見(jiàn)，在時(shí)序不違背即延時(shí)不大于OCV模式的情況下，工作電壓可降至1.01 V左右。我們?nèi)」ぷ麟妷?.01 V，運(yùn)用PrimeTime分析得出，反相器鏈的延時(shí)為786.346 ps，滿(mǎn)足時(shí)序要求。

表4 反相器鏈工作電壓-延時(shí)關(guān)系表

圖7 反相器鏈工作電壓-延時(shí)關(guān)系圖

同理，我們使用同樣的方法可以得出與非門(mén)鏈在OCV模式下的50級(jí)延時(shí)為1 039.137 ps，以及延時(shí)-工作電壓的關(guān)系圖表如表5和圖8所示。同樣我們可以得到，工作電壓降至1 V時(shí)，50級(jí)延時(shí)為1 017.282 ps。因此，我們可以將與非門(mén)鏈的工作電壓降至1 V。

圖8 與非門(mén)鏈工作電壓-延時(shí)關(guān)系圖

表5 與非門(mén)鏈工作電壓-延時(shí)關(guān)系表

從以上分析我們可以得出結(jié)論，在不違背時(shí)序要求的情況下，引入AOCV分析可以有效地降低工作電壓。

3 功耗分析

通過(guò)前文的分析我們可以得出結(jié)論，針對(duì)本文設(shè)計(jì)的反相器鏈和與非門(mén)鏈電路，通過(guò)引入AOCV分析我們可以把標(biāo)準(zhǔn)工作電壓從1.05 V分別下降到1.01 V和1 V，因此，我們運(yùn)用Finesim軟件對(duì)測(cè)試電路進(jìn)行功耗分析。

在TT（1.05 V 85℃）端角下，輸入方波激勵(lì)，方波的周期為2 ns，占空比為50%，上升時(shí)間和下降時(shí)間都為0.1ns。測(cè)得反相器鏈的平均電流為33.360μA，通過(guò)計(jì)算可得，電路的平均功耗為35.028 μW。同理，在TT（1.01V 85℃）端角下，輸入相同的激勵(lì)，測(cè)得電路的平均電流為32.029 μA。計(jì)算可得，電路的平均功耗為32.349 μW，如表6所示。對(duì)比兩組功耗我們可以發(fā)現(xiàn)，在滿(mǎn)足時(shí)序要求的情況下，使用AOCV分析后，測(cè)試電路的平均功耗從35.028 μW下降到了32.349 μW，下降了7.65%。

表6 反相器鏈功耗表

在TT（1.05 V 85℃）端角下，保持A輸入端始終為高電平，B輸入端輸入相同的方波。測(cè)得與非門(mén)鏈的平均電流為68.504 μA，通過(guò)計(jì)算可得，電路的平均功耗為71.929 μW。同理，在TT（1.0 V 85℃）端角下，輸入相同的激勵(lì)，測(cè)得電路的平均電流為65.683 μA。計(jì)算可得，電路的平均功耗為65.683 μW，如表7所示。對(duì)比兩組功耗我們可以發(fā)現(xiàn)，在滿(mǎn)足時(shí)序要求的情況下，使用AOCV分析后，測(cè)試電路的平均功耗從71.929 μW下降到了65.683 μW，下降了8.68%。

表7 與非門(mén)鏈功耗表

綜上分析，在不違背時(shí)序要求的前提下，引入AOCV分析所帶來(lái)的工作電壓降低能夠有效地降低功耗。

4 結(jié) 論

文中在標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)使用過(guò)程中引入了AOCV分析，在不影響時(shí)序的情況下，有效地降低了工作電壓，從而降低了功耗，進(jìn)而驗(yàn)證了AOCV低功耗標(biāo)準(zhǔn)單元設(shè)計(jì)方法的可行性。AOCV對(duì)于工藝節(jié)點(diǎn)以及電路規(guī)模比較敏感，因此，隨著工藝節(jié)點(diǎn)的推進(jìn)，電路設(shè)計(jì)越來(lái)越復(fù)雜，AOCV分析的應(yīng)用效果將更為突出。因此，文中為未來(lái)低功耗標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)提供了一種新的思路和方法。

[1]曹建.靜態(tài)時(shí)序分析中不同工作模式的分析及應(yīng)用[J].信息技術(shù)，2011，35（1）:127-129，132.

[2]Richard Goering.Signoff summit an update on OCV，AOCV，SOCV，and Statistical Timing[EB/ OL].Cadence.2013，25（11）.http://www.cadence.com/.

[3]Mutlu AA，Rahman M.Statistical methods for the estimation of process variation effects on circuit operation [J].IEEE Transactions on Electronics Packaging Manufacturing，2005，28（4），364-375.

[4]劉暢.自適應(yīng)襯底偏置電壓調(diào)節(jié)技術(shù)研究[D].哈爾濱:哈爾濱工業(yè)大學(xué)，2011.

[5]Shuto Y，Yamamoto S，Sugahara S.New powergating architectures using nonvolatile retention: Comparative study ofnonvolatile power-gating （NVPG）and normally-off architectures for SRAM [C]//2016International Conference on Microelectronic Test Structures（ICMTS），2016，136-141.

[6]Liang Geng，Jizhong Shen，Congyuan Xu.Design of flip-flops with clock-gating and pull-up control scheme for power-constrained and speed-insensitive applications[J].IET Computers& Digital Techniques，2016，10（4），193-201.

[7]Srivastav Meeta，Rao S S S P，Bhatnagar Himanshu.Power Reduction Technique using Multi-vt libraries[C]//Proceedings-Fifth International Workshop on System-on-Chip for Real-Time Applications，IWSOC 2005，2005，363-367.

[8]Pradhan Dhiraj K，Chatterjee Mitrajit，Swarna Madhu V，et al.Gate-Level Synthesis for Low-Power Using New Transformations[C]//IEEE Symposium on Low Power Electronics，1996，297-300.

[9]Walia S.PrimeTime Advanced OCV Technology [M].Synopsys，April 2009.http://www.synopsys. com/.

[10]Kanamoto T，Ogasahara Y，Natsume K，et al. Impact of well edge proximity effect on timing[J]. IEICE Transactions on Fundamentals of Electronics，Communications and Computer Sciences，2008，E91-A（12）：3461-3464.

[11]鄭凱磊.40納米工藝下標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì)[D].上海:上海交通大學(xué)，2014.

[12]Petrosyan G，Abovyan S，Harutyunyan T.Modeling On-Chip Variations in Digital Circuits Using Statistical Timing Analysis[C]//Proceedings of the IEEE East-WestDesign & TestSymposium （EWDTS 2010）,2010：3.

[13]陳圣豐，陳宏銘，鮑帥，等.高效精確的創(chuàng)新AOCV芯片設(shè)計(jì)流程 [J].中國(guó)集成電路，2014，23（12）: 44-49.

[14]Anis Jarrar，Kirk Taylor.On-chip variation and timing closure [J].Electrical Design News:The Magazine ofthe ElectronicsIndustry，2006，51 （13）:61-62，64，66.

[15]王帥，王殿超.28nm制程下多電壓設(shè)計(jì)中AOCV的應(yīng)用[J].中國(guó)集成電路，2014，23（8）:43-49.

Design of low power standard cell based on AOCV

ZHANG Zhen-peng1，ZHANG Li-jun1，ZHENG Jian-bin2，YU Yue2，SUO Chao2，LI You-zhong1
（1.Soochow University，Suzhou 215000，China；2.Suzhou Megacores Technology Co.，LTD，Suzhou 215000，China）

In recent years，power consumption of mobile processors becomes more severe in the application of wireless sensor internet and mobile internet.Reducing supply voltage is an efficient means to lower power consumption，but with supply voltage’s decreasing，the circuit will be badly-behaved.In order to solve this problem，this article applies AOCV in timing analysis to reduce supply voltage as lowest besides ensuring the performance of circuit.In advanced technology，the application of AOCV can reduce supply voltage from 1.05V to about 1V，and efficiently lower power consumption in typical corner，meanwhile the circuit meet the requirements of speed and timing.

low power；process variation；AOCV；timing margin；PrimeTime；standard cell

TN432

A

1674－6236（2017）07-0134-05

2016-07-02稿件編號(hào)：201607008

國(guó)家自然科學(xué)基金（61272105）

張振鵬（1992—），男，江蘇鹽城人，碩士研究生。研究方向：集成電路設(shè)計(jì)。