中科院阻變存儲器高密度集成研究獲進展

中國科學院微電子研究所的研究人員在阻變存儲器（RRAM）高密度集成研究方面取得新進展，提出了一種與互補金屬氧化物半導體（CMOS）工藝完全兼容、具有高均一性的高性能選通器件，為兩端結構電阻型存儲器的高密度三維集成提供了解決方案。

交叉陣列中的漏電流問題是存儲器高密度集成的主要障礙之一，開發(fā)具有高均一性、高選擇比、高電流密度等特性，可三維堆疊的選通器件是實現RRAM三維集成的關鍵。

針對這一問題，研究人員提出了利用梯形能帶結構構建選通管器件的思路，開發(fā)出了一種具有高均一性、較高選擇比和較大電流密度的選通器件，其漏電流＜10pA，非線性比＞50000，開態(tài)電流密度＞1MA/cm2，并具有超高耐久性（＞1010）。

(葉瑞優(yōu))