曹 璐，劉 宏，田 彤

（1.中科院 上海微系統(tǒng)與信息技術(shù)研究所，上海 200050；2.上?？萍即髮W(xué) 信息學(xué)院，上海 200050）

一種采用數(shù)字修調(diào)技術(shù)的低溫漂帶隙基準(zhǔn)設(shè)計

曹 璐1，2，劉 宏1，田 彤1

（1.中科院 上海微系統(tǒng)與信息技術(shù)研究所，上海 200050；2.上海科技大學(xué) 信息學(xué)院，上海 200050）

基于tsmc0.25μm CMOS工藝，設(shè)計了一個采用數(shù)字修調(diào)技術(shù)的低溫漂高PSRR帶隙基準(zhǔn)源。針對帶隙基準(zhǔn)結(jié)構(gòu)中不可避免的由于工藝偏差而導(dǎo)致輸出基準(zhǔn)電壓溫度特性較差的問題，通過引入額外的PTAT電流來改變流過PNP的電流，進而補償由于工藝角變化引起的帶隙基準(zhǔn)溫度系數(shù)的改變，實現(xiàn)低溫漂基準(zhǔn)電壓源。仿真結(jié)果表明，5 V電源電壓下，在-50～+150℃，基準(zhǔn)電壓溫度系數(shù)為3ppm/℃，與無數(shù)字修調(diào)的帶隙基準(zhǔn)相比，溫度系數(shù)減小了5 ppm/℃。低頻時電源抑制比為-90 dB，整體功耗電流約為60 μA。

微電子學(xué)；帶隙基準(zhǔn)；數(shù)字修調(diào)；低溫漂；溫度系數(shù)

基準(zhǔn)源廣泛應(yīng)用于模擬和混合集成電路設(shè)計中，例如數(shù)據(jù)轉(zhuǎn)換器、PWM控制器、振蕩器、運放和PLL等。隨著電路越來越復(fù)雜、性能要求越來越高，高精度基準(zhǔn)源已經(jīng)成為很多模塊的關(guān)鍵部分。傳統(tǒng)的帶隙基準(zhǔn)由具有負(fù)溫度系數(shù)的PN結(jié)二極管的正向電壓VBE和具有正溫度系數(shù)的熱電壓VT實現(xiàn)，工藝偏差、溫度變化等因素都會影響帶隙基準(zhǔn)電壓的精確性，加上對低壓、低功耗、低失調(diào)的各種實際應(yīng)用需求，在此基礎(chǔ)上出現(xiàn)了很多改進電路[1-4]。

1 數(shù)字修調(diào)原理

文中針對工藝偏差的影響，避開了復(fù)雜的高階補償技術(shù)[3，5-8]，也避開了傳統(tǒng)的采用電阻trimming的較為復(fù)雜的電路基準(zhǔn)源技術(shù)[9-10]，設(shè)計了一種采用數(shù)字修調(diào)技術(shù)的低溫漂帶隙基準(zhǔn)，結(jié)構(gòu)框圖如圖1所示。

圖1 改進的帶隙基準(zhǔn)結(jié)構(gòu)框圖

傳統(tǒng)帶隙基準(zhǔn)如圖2的電路所示，由兩個發(fā)射極面積為1：N的雙極管、一個運放和若干電阻構(gòu)成。在標(biāo)準(zhǔn)CMOS工藝中，雙極管采用寄生的縱向PNP管。

圖2 傳統(tǒng)帶隙基準(zhǔn)電路

根據(jù)電流電壓公式[12-15]，近似有：

當(dāng)IC1=IC2=IC，IS2=NIS1=NIS時，聯(lián)立有流過R1的電流

當(dāng)R1存在偏差ε時，即R1′=R1（1+ε），有

不論IC1、IC2怎么變化，只要式子IC1=IC2成立，則式（5）成立。對于上述結(jié)構(gòu)，輸出基準(zhǔn)電壓為

由于電阻比例隨工藝變化很小，所以可以認(rèn)為正溫度項系數(shù)不隨工藝變化。根據(jù)（2）式，考慮當(dāng)集電極電流變?yōu)镮C+ΔIC、反向飽和電流由于工藝偏差變?yōu)镮S+ΔIS時，有

引入修調(diào)系數(shù)k后，集電極電流變?yōu)?/p>

其中ΔIC=kIR′。將（5）、（8）代入（7）式有

2 數(shù)字修調(diào)帶隙電路設(shè)計

2.1 數(shù)字修調(diào)設(shè)計

圖3 主體電路圖

2.2 運放電路設(shè)計

圖4是帶隙基準(zhǔn)電路中采用的高增益運放[11]。左邊是運放的偏置結(jié)構(gòu)，由M1～M6和電阻R構(gòu)成。中間是運放的放大級，采用折疊式共源共柵結(jié)構(gòu)，由M7～M17組成，目的是提高運放的增益。后接一個補償電容，由于放大級輸出端阻抗足夠大，所以無須米勒補償形式，確定了主極點，保證使用該運放之后的帶隙基準(zhǔn)的相位裕度。最后一級是運放的輸出級，由PMOS管M18和M19組成，M18采用的是PMOS管射隨器，目的是不引入額外的極點，并將輸出電壓提高了一個閾值電壓；M19采用二極管形式連接，使運放整個輸出基本跟隨電源電壓變化，提高帶隙基準(zhǔn)電路的PSRR。

圖4 運放電路設(shè)計

3 仿真結(jié)果與分析

仿真結(jié)果如圖5所示。從（b）和（c）、（d）和（e）的對比中可以直觀地發(fā)現(xiàn)修調(diào)后比修調(diào)前基準(zhǔn)電壓的溫度特性明顯要好。tt下修調(diào)前輸出電壓1.223 V，TC為8.2 ppm/℃；修調(diào)后輸出1.226 V，TC為3 ppm/℃。ff下修調(diào)前輸出電壓1.229 V，TC為6.5 ppm/℃；修調(diào)后輸出1.232 V，TC為2.4 ppm/℃。ss下輸出1.22 V，TC為3.2 ppm/℃。如此低的溫度系數(shù)，得益于電阻的選型為高精度低溫度系數(shù)的P-poly電阻，同時也依賴于改進的數(shù)字校準(zhǔn)電路的采用。

運放的PSRR仿真如圖6所示。低頻時PSRR達到-102 dB，在2.6 MHz時為最差-32 dB。

圖5 電壓基準(zhǔn)溫度系數(shù)仿真結(jié)果

圖6 運放的PSRR仿真

4 結(jié) 論

電路采用tsmc0.25 μm CMOS工藝，使用Spectre仿真工具，在典型工藝模型下，電路工作電壓為5 V，27℃時輸出1.226 V，工作電流小于60 μA。5 V電源電壓下，在37℃左右取得零溫度系數(shù)。在-50～+150℃，基準(zhǔn)電壓溫度系數(shù)可低至3 ppm/℃，與無數(shù)字修調(diào)的帶隙基準(zhǔn)相比，溫度系數(shù)減小了3～5ppm/℃。室溫下，低頻時電源抑制比為-90 dB，電路靜態(tài)電流約為60 μA。

[1]Mok P K T，Leung K N.Design considerations of recent advanced low-voltage low-temperaturecoefficient CMOS bandgap voltage reference[C]// Proceeding-s of the Custom Integrated Circuits Conference，2004:635.

[2]Tom K，Alvandpour A.Curvature compensated CMOS bandgap with sub 1V supply[C]//null.IEEE，2006:93-96.

[3]Andreou C M，Koudounas S，Georgiou J.A novel wide-temperature-range， 3.9 ppm/C CMOS bandgap reference circuit[J].Solid-State Circuits，IEEE Journal of，2012，47（2）:574-581.

[4]Koushaeian L，Skafidas S.A 65nm CMOS lowpower，low-voltage bandgap reference with using self-biased composite cascodeopamp [C]//Low-Power Electronics and Design（ISLPED），2010 ACM/IEEE International Symposium on.IEEE，2010:95-98.

[5]張紅南，曾健平，田濤.分段線性補償型CMOS帶隙基準(zhǔn)電壓源設(shè)計[J].計測技術(shù)，2006，26（1）:35-38.

[6]王紅義，來新泉，李玉山，等.采用二次曲線校正的CMOS帶隙基準(zhǔn)[J].電子器件，2007，30（4）:1155-1158.

[7]楊鵬，吳志明，呂堅，等.一種二階補償?shù)牡蛪篊MOS帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2007，37（6）:891-894.

[8]Ge G，Zhang C，Hoogzaad G，et al.A single-trim CMOS bandgap reference with a inaccuracy of 0.15%from 40 C to 125 C[J].Solid-State Circuits，IEEE Journal of，2011，46（11）:2693-2701.

[9]朱波.帶數(shù)字自校正的 CMOS帶隙基準(zhǔn)電壓源設(shè)計[D].成都：電子科技大學(xué)，2013.

[10]李永紅.電源芯片中CMOS帶隙基準(zhǔn)源與微調(diào)的設(shè)計與實現(xiàn)[D].成都：電子科技大學(xué)，2005.

[11]Li W，Yao R，Guo L.A low power CMOS bandgap voltage reference with enhanced power supply rejection [C]//ASIC，2009.ASICON'09.IEEE 8th International Conference on.IEEE，2009:300-304.

[12]Razavi B，羅扎.Design of analog CMOS integrated circuits[M].北京：清華大學(xué)出版社有限公司，2001.

[13]Palumbo G.Voltage references:from diodes to precision high-orderbandgap circuits [Book Review][J].Circuits and Devices Magazine，IEEE，2002，18（5）:45-45.

[14]Tsividis Y P.Accurate analysis of temperature effects in i/sub c/v/sub be/characteristics with application to bandgap reference sources[J].Solid-State Circuits，IEEEJournalof，1980，15（6）:1076-1084.

[15]Meijer G，Schmale P C，Van Zalinge K.A new curvature-corrected bandgap reference[J].Solid-StateCircuits，IEEEJournalof，1982，17（6）:1139-1143.

Design of a bandgap reference with low temperature-drift used digital trimming technology

CAO Lu1，2，LIU Hong1，TIAN Tong1
（1.Shanghai Institute of Microsystem and Technology，Chinese Academy of Sciences，Shanghai 200050，China；2.School of Information Science and Technology，Shanghai Tech University，Shanghai 200050，China）

In this paper，a bandgap reference with low temperature-drift and high PSRR used digital trimming technology is designed based on tsmc0.25 μm CMOS process.Aiming at the problem that it is inevitable to cause bad temperature activity because of process deviation in the bandgap architecture，an extra PTAT current is introduced into the PNP to compensate for the deviation of TC of VBEin different corners，thus achieving bandgap voltage reference with good TC behavior.Simulation results show that the bandgap has a temperature coefficient of 3ppm/℃from-50～150℃in 5 V supply，PSRR is-90 dB in low frequency and quiescent current is 60 μA.

microelectronics；bandgap reference；digital trimming；low temperature-drift；temperature coefficient

TN402

：A

：1674－6236（2017）05-0150-04

2016-03-07稿件編號：201603080

曹 璐（1991—），女，浙江金華人，碩士研究生。研究方向：模擬/射頻集成電路及系統(tǒng)設(shè)計。