黃華明

（上海貝爾股份有限公司，上海201206）

IEEE1588V2路徑延遲自動測量和非對稱性補償

黃華明

（上海貝爾股份有限公司，上海201206）

介紹了基于I EEEl 588V2的精確時鐘同步協(xié)議（PTP）系統(tǒng)中為提高普通主時鐘與普通從時鐘之間時間的同步精度。與此同時，簡化設計了一種自動補償方法，該方法對電路路徑延遲的自動測量以及對電路路徑延遲造成的不對稱性進行硬件上的自動補償。

I EEE1588V2；精確時鐘同步協(xié)議；普通時鐘；非對稱性；補償

0 引言

精確時鐘同步系統(tǒng)的實現(xiàn)是基于IEEE1588V2協(xié)議標準的[1]，但在IEEE1588V2協(xié)議標準中有一個時鐘同步算法的前提假設，即在計算從時鐘與主時鐘的時間偏差時假定主時鐘到從時鐘的路徑延遲等于從時鐘到主時鐘的路徑延遲。而實際上，這種在網(wǎng)絡時鐘上的主到從以及從到主的雙向路徑延遲是不可能恰好相等的。幸運的是，在某一種特定的實際應用中，這樣的雙向路徑延遲差總是固定的并且是可以被補償?shù)?。但是，對這種固定的雙向延遲差補償?shù)那疤崾俏覀円崆爸肋@個差值，并且這種固定雙向延遲差會隨著應用環(huán)境的變化而具有一定的離散性。所以，應用環(huán)境發(fā)生變化后，我們需要重新獲取雙向延遲差值，并重新補償。本文描述的方法是通過硬件實時相位檢測的辦法，在主時鐘到從時鐘的路徑以及從時鐘到主時鐘的路徑上，自動準確地測量設備內(nèi)部打時戳點與物理端口之間的電路延遲值，并自動計算延遲值的差。這樣，即使應用環(huán)境發(fā)生變化，硬件電路也會實時檢測電路延遲值并計算差值。所以，這種方法不僅能夠消除由于電路延遲不對稱性引起的時間同步誤差，而且還大大簡化了電路延遲的測量，實現(xiàn)了測量和路徑不對稱補償?shù)淖詣踊?/p>

1 IEEE1588V2工作原理

圖1所示為PTP時鐘同步原理，IEEE1588V2時間事件消息SYNC/Delay_Req/Delay_Resp在普通主時鐘與普通從時鐘之間進行信息交換，按照one-step模式的時間同步機制如下。t1：當SYNC消息離開主時鐘的時刻，基于普通主時鐘的本地時間。t2：當SYNC消息到達從時鐘的時刻，基于普通從時鐘的本地時間。t3：當Delay_Req消息離開從時鐘的時刻，基于普通從時鐘的本地時間。t4：當Delay_Req消息到達主時鐘的時刻，基于普通主時鐘的本地時間。t_ms：普通主時鐘到普通從時鐘的路徑延遲。t_sm：普通從時鐘到普通主時鐘的路徑延遲。當一個完整的消息交換周期完成后，普通從時鐘獲取到所有需要的4個時刻點t1、t2、t3、t4，依據(jù)這4個時刻點，即可以通過如下算式計算出從時鐘與主時鐘的時間差（offsetFromMaster），達到主從時間同步的目的。

圖1 PTP時鐘同步原理

任何t_ms和t_sm值的不對稱都會導致offset-FromMaster計算的誤差。而實際上，t_ms和t_sm的差別肯定是存在的。但如果t_ms和t_sm值是固定且已知的，那么我們就可以通過補償?shù)霓k法，使得t_ms和t_sm值相等。

本文主要描述如何通過硬件自動測量t_ms和t_sm的值并自動補償。由于圖1中t_ms和t_sm都包括主時鐘與從時鐘之間的連線延遲及主時鐘與從時鐘內(nèi)部電路引起的延遲，而主時鐘與從時鐘之間的連線延遲總是固定并可預知的,所以在下文中主要討論主時鐘與從時鐘內(nèi)部電路所引起的延遲測量及不對稱自動補償。

2 基于硬件測量和自動補償?shù)膶崿F(xiàn)方法

本文關(guān)注的重點是在實現(xiàn)IEEE1588V2時鐘相位同步算法中，雙向路徑延遲不對稱導致的從時鐘同步主時鐘產(chǎn)生的時間偏移計算偏差問題，而如何自動計算這種路徑延遲的不對稱并自動補償[2]，在提高同步精度的同時又能簡化系統(tǒng)設計,則是我們研究的核心。

在一個系統(tǒng)的實際應用場景中，路徑延遲主要包括鏈路側(cè)電路（由FPGA實現(xiàn)）到物理側(cè)電路（由ASIC芯片實現(xiàn)）的延遲、物理側(cè)電路到物理傳輸端口（光/電物理接口）的延遲及傳輸通道（光纖/電纜）的延遲。

圖2 原始系統(tǒng)實現(xiàn)方案

2.1 原始設計

圖2中，算法依賴的各時刻點及路徑延遲表示如下。t1：SYNC消息離開普通主時鐘鏈路側(cè)IEEE1588V2處理器時刻點獲取的本地時間。t2：SYNC消息到達普通從時鐘鏈路側(cè)IEEE1588V2處理器時刻點獲取的本地時間。t3：Delay_Req消息離開普通從時鐘鏈路側(cè)IEEE1588V2處理器時刻點獲取的本地時間。t4：Delay_Req消息到達普通主時鐘鏈路側(cè)IEEE1588V2處理器時刻點獲取的本地時間。d1：普通主時鐘中，鏈路側(cè)IEEE1588V2處理器消息離開點到物理側(cè)編碼電路之間的延遲。d2：普通主時鐘中，物理側(cè)編碼電路到物理輸出端口之間的延遲。d3：普通主時鐘到普通從時鐘光纖/電纜傳輸延遲。d4：普通從時鐘中，物理輸入端口到物理側(cè)解碼電路之間的延遲。d5：普通從時鐘中，物理側(cè)解碼電路到鏈路側(cè)IEEE1588V2處理器消息到達點之間的延遲。d1′、d2′、d3′、d4′、d5′是d1、d2、d3、d4、d5的反向路徑延遲，含義是類似的。也就是說，普通主時鐘到普通從時鐘的路徑總延遲t_ms=d1+d2+d3+d4+d5；普通從時鐘到普通主時鐘的路徑總延遲t_sm=d1′+d2′+d3′+d4′+d5′。我們以t_ms為例來分析路徑延遲，t_ms中的d2、d4由物理側(cè)芯片的PMA電路引起，d3由光纖/電纜傳輸引起。這種物理層面處理延遲對于不同的應用場景盡管電路延遲值有差別，但是都是固定的并且能夠預先精確測量計算出來的，所以在此我們不予討論。而t_ms中的d1、d5是由物理側(cè)及鏈路側(cè)的處理電路引起的，對于不同物理側(cè)電路中時鐘切換和編解碼的實現(xiàn)以及不同鏈路側(cè)電路中接口轉(zhuǎn)換和相關(guān)功能處理的實現(xiàn)，這個延遲值不是固定的，且離散性較大，最終導致整個路徑延遲t_ms的變化較大。

2.2 改進型設計

如圖3中所示，在物理側(cè)電路設置一個時間計數(shù)器，把消息離開/到達的時刻點位置放置在物理側(cè)的電路中，t1和t2值是基于物理側(cè)電路獲取的。這樣，消除了d1、d5電路延遲的影響。但是，IEEE1588V2時鐘收斂算法是工作在鏈路側(cè)的。算法收斂后，把主從時鐘的時間偏移＜offsetFromMaster>設置到鏈路側(cè)時間計數(shù)器上進行時間偏差矯正。所以，在這種改進型設計中，在鏈路側(cè)與物理側(cè)之間必須有一組時間同步接口信號，將物理側(cè)時間計數(shù)器同步到鏈路側(cè)時間計數(shù)器上。這種改進設計盡管消除了d1、d5電路延遲的影響，但增加了電路實現(xiàn)的復雜度，并帶來額外的硬件消耗。

圖3 改進型系統(tǒng)實現(xiàn)方案

2.3 延遲自動測量補償技術(shù)

延遲自動測量和補償設計是在原始系統(tǒng)實現(xiàn)方案的基礎(chǔ)上，在鏈路側(cè)增加一個相位檢測電路模塊，在鏈路側(cè)電路與物理側(cè)電路之間增加一根物理連接信號線，如圖4所示。

在普通主時鐘側(cè)，當消息離開鏈路側(cè)IEEE 1588V2處理器時，記錄時刻點t1，同時將發(fā)送消息的起始點（記作tx_sop1）送給相位檢測模塊。當消息離開物理側(cè)編碼電路時，通過鏈路側(cè)與物理側(cè)之間的連接信號線將回送消息的離開起始點（記作tx_sop2）送給相位檢測模塊。相位檢測模塊利用tx_sop1和tx_sop2兩個標記信號，可自動、快速、精確地計算出路徑延遲d1的值。

同理，在普通從時鐘側(cè)，當消息到達物理側(cè)解碼電路時，通過鏈路側(cè)與物理側(cè)之間的連接信號線回送消息的到達起始點（記作rx_sop2）送給相位檢測模塊。當消息到達鏈路側(cè)IEEE1588V2處理器時，記錄時刻點t2，同時將消息到達的起始點（記作rx_sop1）送給相位檢測模塊。相位檢測模塊利用rx_sop1和rx_sop2兩個標記信號，可以自動、快速、精確地計算出路徑延遲d5的值。

最后，通過相位檢測模塊動態(tài)地改變路徑的不對稱延遲補償值，達到t_sm和t_ms的自動測量及補償?shù)哪康摹?/p>

圖4 延遲自動測量和補償系統(tǒng)實現(xiàn)方案

3 結(jié)果及分析

本文描述的新設計方案能夠自動測量整個路徑延遲中d1和d5的值，為路徑非對稱性延遲實現(xiàn)了自動化的快速補償，同時也提高了IEEE1588V2時鐘同步收斂算法的精度。另外，相對于其它的改進型設計，本文的方案減少了物理側(cè)與鏈路側(cè)的系統(tǒng)時間同步功能開發(fā)，降低了系統(tǒng)的設計復雜度，同時也減少了物理側(cè)與鏈路側(cè)芯片接口的連接數(shù)量，這些都降低了整個系統(tǒng)的實現(xiàn)硬件成本。表1為幾種系統(tǒng)設計方案的對比。

表1 幾種系統(tǒng)設計方案對比

4 結(jié)束語

基于FPGA的實現(xiàn)，本文提出了一種延遲自動測量和補償系統(tǒng)實現(xiàn)方案，此項技術(shù)被廣泛應用于OTN/ PTN網(wǎng)絡設備的多種接口板卡上。實際系統(tǒng)同步測試結(jié)果表明，本方案將原來時間的同步性能在一個時鐘節(jié)點上的誤差由原先的30ns提高到現(xiàn)在的8ns，同時減少了約80%的路徑延遲測量及補償設置的工作量。

[1]中國移動高精度時間同步1588v2時間接口規(guī)范[S].中國移動通信有限公司發(fā)布,2010年.

[2]WEN L,ZHANG J,CHEN K.Method and Device for Implementing Automatic Compensation for Asymmetric Delay of 1588 Link.United States Patent Application 20140146811[P].2014.

Path delay auto measure for asymmetry compensating in IEEE1588V2

HUANG Hua-ming
（Alcatel-Lucent Shanghai BellCo.,Ltd.,Shanghai 201206,China）

The paper introduces one way ofimproving the synchronizing precision and simplifying the way of improving synchronizing precision between ordinary clocks(OC)master and ordinary clocks slave in PTP system based on the IEEE1588V2 protocol.The way is the circuit path delay auto measure and auto compensate for asymmetry in the IEEE 1588V2 system by hardware.

IEEE1588V2,PTP,OC,asymmetry,compensate

TN91

A

1002-5561（2016）02-0056-04

10.13921/j.cnki.issn1002-5561.2016.02.017

2015-08-25。

黃華明（1976-），男，F(xiàn)PGA研發(fā)工程師，長期從事固網(wǎng)傳輸芯片開發(fā)。