茅靖峰， 申海群， 顧菊平， 華 亮， 李學(xué)祥

(南通大學(xué) 電氣工程學(xué)院，江蘇 南通 226019)

?

LabVIEW FPGA實(shí)時仿真在現(xiàn)代電力電子技術(shù)實(shí)驗(yàn)教學(xué)中的應(yīng)用

茅靖峰， 申海群， 顧菊平， 華 亮， 李學(xué)祥

(南通大學(xué) 電氣工程學(xué)院，江蘇 南通 226019)

為了提高“現(xiàn)代電力電子技術(shù)”課程的教學(xué)效果，將LabVIEW FPGA實(shí)時仿真技術(shù)應(yīng)用于課程的綜合性和研究性實(shí)驗(yàn)教學(xué)。通過設(shè)計基于LabVIEW FPGA快速原型方式的直流電機(jī)H橋PWM調(diào)速開/閉環(huán)控制教學(xué)案例，進(jìn)一步增進(jìn)學(xué)生對電力電子典型拓?fù)潆娐芳捌溟]環(huán)控制系統(tǒng)的理解，強(qiáng)化學(xué)生對現(xiàn)代電力電子系統(tǒng)的多學(xué)科點(diǎn)交叉應(yīng)用、整機(jī)綜合分析、參數(shù)設(shè)計和測試技能的學(xué)習(xí)。教學(xué)實(shí)踐表明，采用上述實(shí)時仿真教學(xué)，有助于學(xué)生對現(xiàn)代電力電子技術(shù)系統(tǒng)級的把握和工程實(shí)踐能力培養(yǎng)，教學(xué)效果良好。

現(xiàn)代電力電子技術(shù)； 實(shí)時仿真技術(shù)； LabVIEW FPGA； PWM控制

0 引 言

現(xiàn)代電力電子技術(shù)是由電力學(xué)、電子學(xué)和控制理論三個學(xué)科交叉而形成的，是電氣工程與自動化專業(yè)不可缺少的一門核心專業(yè)課，在培養(yǎng)該專業(yè)人才中占有重要地位[1-3]。

現(xiàn)代電力電子技術(shù)課程的教學(xué)不僅要求學(xué)生掌握電力電子拓?fù)潆娐返幕驹砗陀嬎惴椒?，更重要的是培養(yǎng)學(xué)生對基于工程應(yīng)用的電力電子電路及其控制系統(tǒng)的綜合分析、設(shè)計和創(chuàng)新能力，因此綜合性的實(shí)驗(yàn)教學(xué)是整個現(xiàn)代電力電子技術(shù)教學(xué)過程中的一個十分重要的環(huán)節(jié)。

傳統(tǒng)的電力電子技術(shù)課程教學(xué)，受限于硬件實(shí)驗(yàn)裝置的功能復(fù)雜程度和成本，多側(cè)重于電力電子器件級的理論分析與特征驗(yàn)證，更強(qiáng)調(diào)基于電力電子器件的電路拓?fù)浣馑?，使得學(xué)生們將電力電子技術(shù)過多地關(guān)注在電力電子器件上，弱化了學(xué)生們從裝置級和系統(tǒng)級的角度對電力電子電路進(jìn)行理解和認(rèn)知，割裂了電力電子功率電路與基于反饋原理的數(shù)模電控制電路、自動控制原理、工程實(shí)際應(yīng)用電路之間的關(guān)系[4]。

虛擬仿真技術(shù)恰好是彌補(bǔ)硬件實(shí)驗(yàn)條件不足的一種最有效工具，它能夠模擬各種被控制對象和控制原型，以滿足相關(guān)應(yīng)用領(lǐng)域的開發(fā)設(shè)計和測試需求[5-7]。本文將LabVIEW FPGA實(shí)時仿真技術(shù)應(yīng)用到“現(xiàn)代電力電子技術(shù)”的綜合性和研究性教學(xué)實(shí)踐中，取得了良好的教學(xué)效果。

1 LabVIEW FPGA的功能與特點(diǎn)

LabVIEW是圖形化數(shù)據(jù)流的編程環(huán)境，能快速創(chuàng)建算法并解決各類工程問題。LabVIEW FPGA模塊賦予NI可重配置I/O硬件終端的FPGA芯片以圖形化開發(fā)功能。借助FPGA模塊，用戶可在Windows主機(jī)上利用LabVIEW平臺開發(fā)FPGA VI程序，而不需任何有關(guān)底層硬件描述語言(HDLs)的知識。同時，NI公司以PXIe硬件系統(tǒng)為基礎(chǔ)的LabVIEW FPGA模塊可達(dá)到嚴(yán)格實(shí)時性的要求，LabVIEW執(zhí)行硬件中的代碼，準(zhǔn)確并實(shí)時處理和生成同步模擬信號或數(shù)字信號。用戶可創(chuàng)建可直接訪問I/O且具有用戶定義的LabVIEW邏輯的嵌入式FPGA VI程序，從而實(shí)現(xiàn)數(shù)字協(xié)議通信、快速控制原型RCP(Rapid Control Prototyping)以及硬件在環(huán)仿真HILS(Hardware in the Loop Simulation)等應(yīng)用的硬件自定義[8-9]。

LabVIEW FPGA實(shí)時仿真系統(tǒng)為快速控制原型與硬件在回路仿真兩方面應(yīng)用提供了一體化解決途徑。目前，LabVIEW FPGA在航空、航天、汽車、發(fā)動機(jī)、電力機(jī)車、機(jī)器人、新能源、驅(qū)動及工業(yè)控制等領(lǐng)域開始得到廣泛應(yīng)用[10-13]。

2 實(shí)時仿真技術(shù)應(yīng)用實(shí)例

2.1 實(shí)驗(yàn)內(nèi)容與目的

利用LabVIEW FPGA系統(tǒng)完成基于H橋驅(qū)動主電路的直流電機(jī)PWM調(diào)速開/閉環(huán)控制的快速原型設(shè)計仿真。該實(shí)驗(yàn)案例需要學(xué)生掌握電力電子H橋電路的拓?fù)浣Y(jié)構(gòu)、MOSFET開關(guān)管的驅(qū)動電路、直流電機(jī)的PWM控制原理以及H橋電路的恒壓輸出PID閉

環(huán)控制系統(tǒng)。

通過實(shí)驗(yàn)可以鞏固與深化H橋電路PWM控制的原理、形象地了解電力電子PID閉環(huán)控制系統(tǒng)的作用，掌握LabVIEW FPGA的實(shí)際應(yīng)用技能，鍛煉學(xué)生在電力電子系統(tǒng)應(yīng)用設(shè)計過程中綜合運(yùn)用多學(xué)科知識的能力，培養(yǎng)學(xué)生發(fā)現(xiàn)問題、分析和解決問題的科研能力和工程素養(yǎng)。

2.2 實(shí)驗(yàn)硬件配置

本實(shí)驗(yàn)的硬件平臺為NI R系列多功能RIO設(shè)備，基于可重配置的FPGA芯片以及芯片外圍用于模擬和數(shù)字輸入輸出的固定I/O資源。設(shè)備與外部連接使用的是NI SHC68-68-EPM性能增強(qiáng)型屏蔽電纜和NI SCB-68A屏蔽式I/O接線盒。軟件部分主要使用LabVIEW 2014和FPGA設(shè)計模塊。被控對象包括12 V/1.68 A的直流電機(jī)，以及基于MOSFET開關(guān)管的雙H橋電路和通用霍爾電壓電流調(diào)理檢測電路，電路板實(shí)物如圖1所示。

(a) 雙H橋電路

(b) 霍爾檢測電路

本實(shí)驗(yàn)采用NI PXIe-1062Q機(jī)箱，它具有4個PXI外圍插槽、1個具有系統(tǒng)定時功能的PXI Express插槽、2個既可接受PXI外圍模塊又可接受PXI Express外圍模塊的PXI Express混合插槽。其中需要使用到NI PXI-7854R板卡提供可編程FPGA芯片。NI SHC68-68-RDIO電纜，NI SCB-68A 屏蔽式68針接線盒用于將I/O信號連接至配有68針連接端口的插入式DAQ設(shè)備。連接屏蔽式電纜時，SCB-68A可提供堅固且噪音極低的信號終端。實(shí)物為圖2所示。

圖2 PXIe機(jī)箱及FPGA板卡

2.3 實(shí)驗(yàn)步驟

基于LabVIEW FPGA快速原型方式的直流電機(jī)H橋PWM調(diào)速開/閉控制系統(tǒng)的實(shí)驗(yàn)設(shè)計過程，主要包括以下步驟：

(1) 了解LabVIEW FPGA工作原理，熟悉PXI平臺中相關(guān)板卡的各引腳功能以及使用方法；

(2) 查閱NI公司的產(chǎn)品說明書和用戶手冊，并進(jìn)行I/O口的硬件例程測試；

(3) 利用FPGA設(shè)計模塊編寫占空比可調(diào)節(jié)單路和多路實(shí)時PWM發(fā)生器VI程序，并將程序編譯到FPGA中進(jìn)行PWM輸出引腳測試；

(4) 編寫FPGA 的轉(zhuǎn)速采集和PID算法VI程序，將PID模塊與實(shí)時PWM發(fā)生器模塊連接，進(jìn)行閉環(huán)回路的功能測試和參數(shù)優(yōu)選；

(5) 進(jìn)行LabVIEW主VI和控制界面的編寫，并進(jìn)行整個開/閉環(huán)控制程序的調(diào)試，以及外部硬件及I/O接口的連接；

(6) 通過LabVIEW主控制界面，實(shí)現(xiàn)對直流電機(jī)轉(zhuǎn)速的開/閉環(huán)控制，通過對參數(shù)設(shè)置值修改與轉(zhuǎn)速波形的結(jié)果分析，得出實(shí)驗(yàn)結(jié)論。

2.4 快速原型建模

2.4.1 實(shí)時PWM發(fā)生器建模

利用LabVIEW FPGA來實(shí)現(xiàn)脈沖寬度調(diào)制(PWM)信號的輸出，其數(shù)據(jù)控件的設(shè)計步驟為“Functions→FPGA I/O→I/O Method”，可以設(shè)置PWM發(fā)生器信號的周期和脈沖寬度，這兩個參數(shù)都通過指定FPGA的時鐘周期(節(jié)拍)“Functions→Timing→Loop Timer”來實(shí)現(xiàn)，當(dāng)然也可以選擇微秒或者毫秒模式的循環(huán)定時器和等待時間參數(shù)。

一個H橋電路需要有4路PWM控制輸入，因此，可以復(fù)制4條I/O Method單路程序予以實(shí)現(xiàn)，但這種方法復(fù)制了大量的代碼，占用了FPGA的很多空間使得效率很低。為此，可以設(shè)計一個基于多線邏輯的實(shí)施方案，使用一個循環(huán)更新4個PWM信號，4條線路都包含在一個數(shù)字端口中，而該端口作為一個整體進(jìn)行更新。編程時使用板載內(nèi)存來存儲PWM設(shè)置，極大地減少了該程序所需的FPGA空間量，特別是對額外的輸出通道使用多個端口時。圖3為PWM多路輸出程序[15]。

2.4.2 實(shí)時轉(zhuǎn)速采集建模

當(dāng)磁通恒定的時候，直流電機(jī)的轉(zhuǎn)速與電壓近似成正比，因此，可通過7854R板卡的模擬輸入端口來采集電壓數(shù)據(jù)，以獲得實(shí)時的轉(zhuǎn)速信號反饋量。7854R板卡的輸入端口有三種輸入模式，可通過軟件選擇，分別為差分(DIFF)、參考單端(RSE)和非參考單端(NRSE)三種模式[11]。

配置輸入通道和進(jìn)行信號連接時，必須首先確定信號源是浮動的還是接地的。需要注意的是浮接信號源在進(jìn)行差分輸入時要分別在接線端并聯(lián)一個偏置電阻到板卡共地端。如未使用電阻，且信號源為浮接信號源，信號源可能不在儀器放大器的共模信號范圍內(nèi)，從而導(dǎo)致錯誤讀數(shù)。參考單端模式，輸入信號連接至儀器放大器的正極輸入，儀器放大器的負(fù)極輸入接地。使用此模式的條件為輸入信號為大于1 V的較高電平，連接信號的導(dǎo)線長度小于3 m并且輸入信號可共享一個公共的參考點(diǎn)。非參考單端模式與參考單端模式的不同是信號的接地端應(yīng)連接至AISENSE。在單端輸入模式下，信號連接的靜電噪聲和電磁噪聲多于DIFF輸入模式。

圖3 實(shí)時PWM多路發(fā)生器輸出

為了保證信號的完整度，本實(shí)驗(yàn)使用差分輸入模式，因?yàn)槭歉〗有盘栐?，所以并?lián)了一個10 kΩ的電阻。此板卡測量的電壓輸入范圍為±10 V。

2.4.3 實(shí)時PID控制建模

實(shí)驗(yàn)中使用的PID控制器是在FPGA終端上實(shí)現(xiàn)的“Functions→FPGA Math→Control→PID”，PID比例、積分和微分增益表示為字節(jié)長度為16，整數(shù)字節(jié)長度為8的有符號定點(diǎn)數(shù)。分別給定比例增益(Kc)、積分時間(Ti,min)和衍生時間(Td,min)，可以根據(jù)下式歸一化上述增益：

式中:Ts為PID循環(huán)運(yùn)行時的采樣時間。數(shù)字PID控制器的輸出為:

式中:

用戶可對FPGA進(jìn)行重新配置，以滿足測量和控制系統(tǒng)的要求?？蓪⒂脩舳x的動作通過FPGA VI實(shí)現(xiàn)，以創(chuàng)建一個應(yīng)用程序特定的I/O設(shè)備。

2.4.4 系統(tǒng)總體模型整合

實(shí)時仿真系統(tǒng)總體模型軟件部分包括：主機(jī)界面、上位機(jī)LabVIEW主VI程序、FPGA板卡VI程序(包括數(shù)據(jù)采集、PID控制和實(shí)時PWM發(fā)生)。FPGA VI程序?qū)崟r采集電壓(轉(zhuǎn)速)信號，將其與用戶給定轉(zhuǎn)速值進(jìn)行比較，形成反饋偏差數(shù)據(jù)，再輸入PID算法計算，最終產(chǎn)生PWM控制信號。上位機(jī)LabVIEW主VI程序是對FPGA采集的數(shù)據(jù)進(jìn)行處理和圖形化這些數(shù)據(jù)；主機(jī)界面是為了方便調(diào)節(jié)、設(shè)置電機(jī)控制模式和控制參數(shù)。圖4為直流電機(jī)PWM調(diào)速開/閉環(huán)控制系統(tǒng)的軟件結(jié)構(gòu)圖。

圖4 系統(tǒng)軟件結(jié)構(gòu)圖

建立新的工程的同時，將需要用到的端口添加到工程中，并新建FPGA目標(biāo)后，在該工程目錄下進(jìn)行FPGA程序的編寫。新建FPGA目標(biāo)順序?yàn)椤癕y Computer→New→Targets and Devices→FPGA Target”中選擇所需要的目標(biāo)。

從圖5的FPGA VI圖形化程序中，可以直觀的看出程序的執(zhí)行步驟，LabVIEW順序執(zhí)行結(jié)構(gòu)的優(yōu)點(diǎn)就體現(xiàn)出來了，所有時鐘都是FPGA的自帶時鐘，F(xiàn)PGA的突出優(yōu)點(diǎn)就在于可以保持精確的時序，其中PID的執(zhí)行周期為微秒級別，PWM的執(zhí)行周期為毫秒級別。

為了存儲采樣數(shù)據(jù)，需要使用FIFO寄存器“FPGA Target→New→FIFO”，一次存儲20個數(shù)據(jù)。本實(shí)驗(yàn)采用DMA FIFO方式來傳遞數(shù)據(jù)，使用DMA方式可以使傳輸數(shù)據(jù)的雙方都不需要CPU參與進(jìn)來，內(nèi)存中的數(shù)據(jù)可以直接通過DMA控制器傳輸?shù)搅硪环降膬?nèi)存中，這樣大大提升了傳輸效率。

3 實(shí)驗(yàn)結(jié)果與分析

先將FPGA 板卡的VI程序進(jìn)行編譯寫入硬件，然后運(yùn)行程序，代表轉(zhuǎn)速的電壓信號通過接線盒采集到7854R板卡的FIFO寄存器中，經(jīng)過處理后，再與上位機(jī)LabVIEW主VI程序進(jìn)行數(shù)據(jù)傳遞，最后，上位機(jī)主程序?qū)?shù)據(jù)通過圖形化的方式在主界面顯示出來。系統(tǒng)運(yùn)行主界面如圖6所示。

圖5 FPGA VI程序

圖6 LabVIEW開/閉環(huán)控制界面

圖6中，采集電壓的范圍根據(jù)實(shí)際的反饋值設(shè)置為0～10 V，代表轉(zhuǎn)速0～1 500 r/min。轉(zhuǎn)速反饋值是通過FPGA采集20次電壓的平均值轉(zhuǎn)換過來的，這樣能使反饋值更加準(zhǔn)確又不影響速度控制精度。PWM占空比從0%～100%變化，表示開環(huán)狀態(tài)下，H橋電路輸出平均電壓由零到額定工作電壓。實(shí)驗(yàn)中PWM信號的頻率設(shè)置為100 Hz，采樣頻率為2 kHz。

3.1 開環(huán)PWM調(diào)速實(shí)驗(yàn)

將主機(jī)界面的開/閉環(huán)控制模式開關(guān)撥到開環(huán)位置。此時，PID閉環(huán)控制回路斷開，需要手動調(diào)節(jié)PWM占空比進(jìn)行直流電機(jī)調(diào)速。

先將占空比設(shè)置為100%，然后啟動程序，直流電機(jī)轉(zhuǎn)速快速達(dá)到1 480 r/min且穩(wěn)定運(yùn)行。再將占空比從100%順序階躍調(diào)整到70%和35%，直流電機(jī)轉(zhuǎn)速則與PWM占空比成比例地下降到1 036 r/min和518 r/min，達(dá)到新的穩(wěn)定運(yùn)行轉(zhuǎn)速。獲得的轉(zhuǎn)速與占空比波形如圖7所示。

圖7驗(yàn)證了H橋電路的直流電機(jī)PWM線性調(diào)速能力，以及FPGA快速原型程序的正確性。

直流電機(jī)在占空比70%條件下穩(wěn)定運(yùn)行時，H橋工作電壓突降25%，電機(jī)的轉(zhuǎn)速變化波形如圖8所示。

(a) 開環(huán)轉(zhuǎn)速波形

(b) 開環(huán)占空比設(shè)置

圖8 轉(zhuǎn)速開環(huán)帶擾動實(shí)驗(yàn)波形

該圖表明，開環(huán)PWM調(diào)速控制模式下，外部擾

動，如H橋電路電壓變化，會導(dǎo)致直流電機(jī)轉(zhuǎn)速變化。該模式下，PWM占空比不能跟隨外部擾動而變化，使得轉(zhuǎn)速運(yùn)行不恒定，即不具備抵御外部擾動的能力。

3.2 閉環(huán)PWM調(diào)速實(shí)驗(yàn)

將主機(jī)界面的開/閉環(huán)控制模式開關(guān)撥到閉環(huán)位置。此時，PID閉環(huán)控制回路接入，PWM的占空比為PID算法的輸出量，轉(zhuǎn)速給定手動設(shè)置。

隨機(jī)設(shè)置轉(zhuǎn)速給定，直流電機(jī)的實(shí)際轉(zhuǎn)速可以實(shí)現(xiàn)快速跟蹤，如圖9所示。

(a) 閉環(huán)轉(zhuǎn)速跟蹤波形

(b) 閉環(huán)PWM占空比PID調(diào)節(jié)波形

當(dāng)直流電機(jī)分別穩(wěn)定運(yùn)行在1 200 r/min和400 r/min的轉(zhuǎn)速狀態(tài)下，突然加入H橋工作電源的動態(tài)擾動，如圖10所示，電機(jī)轉(zhuǎn)速出現(xiàn)波動后，很快可以恢復(fù)到原設(shè)定值。

(a) 高速擾動

(b) 低速擾動

該實(shí)驗(yàn)表明，在閉環(huán)PWM調(diào)速控制模式下，由于PID的調(diào)節(jié)作用，PWM占空比可以跟隨外部擾動而變化，使得轉(zhuǎn)速運(yùn)行恒定，即具有抵御外部擾動的能力。

通過上述設(shè)計的實(shí)驗(yàn)過程，學(xué)生可以觸摸到實(shí)物，看到實(shí)際波形，真切地感受到系統(tǒng)調(diào)整參數(shù)引起的波形變化情況。再通過多種類波形圖的分析，可進(jìn)一步加深對電力電子H橋電路PWM控制的工作原理、開環(huán)/閉環(huán)控制的結(jié)構(gòu)與方式，及其對直流電機(jī)恒轉(zhuǎn)速控制的影響等內(nèi)容的理解。達(dá)到了實(shí)驗(yàn)教學(xué)的目的。

顯然，相比于傳統(tǒng)的計算機(jī)軟件數(shù)值仿真實(shí)驗(yàn)方式，基于真實(shí)被控對象的LabVIEW FPGA快速控制原型實(shí)時仿真實(shí)驗(yàn)方式，學(xué)生在工程動手能力上獲得了鍛煉，學(xué)習(xí)的趣味性也獲得了提高，對于知識點(diǎn)概念理解更直觀，對實(shí)驗(yàn)過程和結(jié)論分析的印象更深刻，更利于對復(fù)雜系統(tǒng)知識的掌握，可獲得更好的教學(xué)效果。

4 結(jié) 語

LabVIEW FPGA實(shí)時仿真技術(shù)作為現(xiàn)代電力電子技術(shù)課程綜合性和研究性實(shí)驗(yàn)教學(xué)中的有效手段，可以解決復(fù)雜實(shí)驗(yàn)硬件設(shè)計制作周期長成本高、抽象的控制理論與概念不易形象化理解等難點(diǎn)，有利于將學(xué)生的學(xué)習(xí)關(guān)注點(diǎn)從“電力電子電路本體”驗(yàn)證性實(shí)驗(yàn)的傳統(tǒng)思維過渡到對“電力電子電路及其控制系統(tǒng)”的綜合分析、整體設(shè)計和測試的多學(xué)科工程應(yīng)用能力培養(yǎng)上。這種新興技術(shù)和新型實(shí)驗(yàn)教學(xué)方法，對提高現(xiàn)代電力電子技術(shù)實(shí)驗(yàn)教學(xué)質(zhì)量，改善實(shí)驗(yàn)教學(xué)效果起到了良好的作用。

[1] 王兆安, 劉進(jìn)軍. 電力電子技術(shù)[M]. 5版. 北京: 機(jī)械工業(yè)出版社, 2009.

[2] 陳 堅, 康 勇, 阮新波, 等. 電力電子學(xué):電力電子變換和控制技術(shù)[M]. 3版. 北京: 高等教育出版社, 2011.

[3] 林渭勛. 現(xiàn)代電力電子技術(shù)[M].北京:機(jī)械工業(yè)出版社,2013.

[4] 茅靖峰,顧菊平,王亞芳.基于應(yīng)用型人才培養(yǎng)的"現(xiàn)代電力電子技術(shù)"教學(xué)實(shí)踐研究[J]. 中國電力教育,2012, 33(11):32-33.

[5] 林若波, 彭燕標(biāo), 陳炳文, 等.虛擬仿真技術(shù)在"電力電子技術(shù)"課程教學(xué)中的應(yīng)用[J]. 云南民族大學(xué)學(xué)報(自然科學(xué)版) , 2013, 22(5) : 378-381.

[6] 付 揚(yáng).Multisim仿真在電工電子實(shí)驗(yàn)中的應(yīng)用[J]. 實(shí)驗(yàn)室研究與探索, 2011,30(4):120-122,126.

[7] 王 武. 基于Matlab 和PLECS 的電力電子仿真實(shí)驗(yàn)教學(xué)[J]. 實(shí)驗(yàn)技術(shù)與管理, 2011, 28(6):110-112.

[8] 美國國家儀器有限公司.通過圖形化開發(fā)環(huán)境-LabVIEW FPGA加速嵌入式系統(tǒng)原型化的過程[EB/OL]. http://www.ni.com/white-paper/7884/zhs/, 2013-01-16 /2015-10-24.

[9] 美國國家儀器有限公司.NI R系列多功能RIO用戶手冊[M].2010.

[10] Doru Ursutiu, Marius Ghercioiu, Cornel Samoila, et al. FPGA LabVIEW Programming, Monitoring and Remote Control[J]. International Journal of Online Engineering, 2009,5(2):34-41.

[11] 王緯國,周 濤,劉良勇. LabVIEW FPGA模塊在同步串行總線測試中的應(yīng)用[J]. 電子測量技術(shù),2014,37(3):82-85.

[12] 王樹東,孫野,梁國棟.基于 LabVIEW和FPGA在數(shù)據(jù)采集系統(tǒng)中的開發(fā)設(shè)計[J]. 自動化與儀器儀表, 2014,6:64-67.

[13] 美國國家儀器有限公司.使用LabVIEW FPGA開發(fā)PWM接口[EB/OL]. http://www.ni.com/white-paper/ 3254/zhs/, 2014-07-14/2015-09-26.

Real-time Simulation of Modern Power Electronics Experiment Teaching by Using LabVIEW FPGA

MAOJing-feng,SHENHai-qun,GUJu-ping,HUALiang,LIXue-xiang

(School of Electrical Engineering, Nantong University, Nantong 226019, China)

In order to improve teaching quality of modern power electronics course, LabVIEW FPGA real-time simulation technique is applied to deign comprehensive and research experiments for the course. In this paper, an application experiment named as DC motor H-bridge PWM open/closed loop control system based on LabVIEW FPGA is design by using the rapid control prototyping method. The experiment is beneficial to students, it not only comprehends the complex working principles of traditional power electronics circuits as well as its closed loop control system, but also enhances the practical capabilities of multi-discipline cross application, general system analysis, parameter calculation, and test skills. Teaching practices prove that, the LabVIEW FPGA real-time simulation technique is a powerful tool in modern power electronics experiment teaching. The teaching quality is good, and it helps greatly for students to engineering practice ability cultivation.

modern power electronics; real-time simulation technique; LabVIEW FPGA; PWM control

2015-11-23

江蘇省高校品牌專業(yè)建設(shè)工程一期項目；江蘇省高等教育教改研究項目(2015jsjg234)；江蘇省研究生教育教學(xué)改革研究室與實(shí)踐課題(2012-96)；江蘇省高等學(xué)校大學(xué)生創(chuàng)新訓(xùn)練計劃項目(201510304083X)

茅靖峰(1976-)，男，浙江寧波人，博士，副教授，研究方向?yàn)轱L(fēng)力發(fā)電技術(shù)、電機(jī)及其控制。

Tel：15962979189；E-mail：mao.jf@ntu.edu.cn

G 642；TM 92

A

1006-7167(2016)09-0108-06