王慧麗，馮全源

（西南交通大學(xué) 信息科學(xué)與技術(shù)學(xué)院微電子研究所,四川 成都 611756）

帶工藝修調(diào)的低溫漂片內(nèi)振蕩器設(shè)計(jì)*

王慧麗，馮全源

（西南交通大學(xué) 信息科學(xué)與技術(shù)學(xué)院微電子研究所,四川 成都 611756）

針對(duì)片內(nèi)CMOS振蕩器頻率穩(wěn)定性不高的問題，提出了一種對(duì)溫度和工藝的補(bǔ)償方案?；鶞?zhǔn)電壓在正溫度電阻上產(chǎn)生一路負(fù)溫度系數(shù)的電流，將其與帶隙基準(zhǔn)產(chǎn)生的PTAT電流進(jìn)行疊加得到零溫度系數(shù)的電流對(duì)電容充電；采用數(shù)字修調(diào)網(wǎng)絡(luò)對(duì)電容進(jìn)行修調(diào)，振蕩器頻率的工藝漂移被顯著降低。仿真結(jié)果表明：典型工作條件下，振蕩器中心頻率為1 MHz，占空比為 50%；當(dāng)溫度在-40℃～125℃范圍內(nèi)變化時(shí)，振蕩器輸出頻率漂移僅為0.8%；對(duì)電容進(jìn)行修調(diào)后，在三種不同的工藝角下，輸出頻率相對(duì)誤差僅為1.23%。振蕩器對(duì)溫度和工藝偏差不敏感，表現(xiàn)出良好的穩(wěn)定性。

振蕩器；溫度補(bǔ)償；工藝漂移；電容修調(diào)

0　引言

近年來(lái)，隨著消費(fèi)電子的迅猛發(fā)展，對(duì)高效、穩(wěn)定、低成本開關(guān)電源的需求也越來(lái)越大。作為開關(guān)電源的頻率源，振蕩器不僅影響著芯片的控制時(shí)序，同時(shí)也對(duì)系統(tǒng)的頻率響應(yīng)、轉(zhuǎn)換效率等性能產(chǎn)生重要影響。因此，高精度、低成本、高穩(wěn)定性成為片內(nèi)振蕩器的基本設(shè)計(jì)要求。RC振蕩器由于成本低廉、便于集成等諸多優(yōu)點(diǎn)被廣泛應(yīng)用于DC-DC電源管理芯片中。然而，RC振蕩器輸出頻率受工藝、溫度、電源電壓等因素影響較大[1]，因此，如何保證時(shí)鐘頻率的穩(wěn)定性，成為片內(nèi)振蕩器面臨的主要挑戰(zhàn)。

針對(duì)RC振蕩器頻率漂移大的問題，本文提出了針對(duì)溫度和工藝的補(bǔ)償方案，設(shè)計(jì)了一款帶溫度補(bǔ)償和電容修調(diào)的張弛振蕩器。振蕩器內(nèi)部集成帶隙基準(zhǔn)結(jié)構(gòu)，為振蕩器提供零溫度系數(shù)的基準(zhǔn)電壓，利用基準(zhǔn)電壓在正溫度系數(shù)電阻上產(chǎn)生負(fù)溫度系數(shù)的電流，與熱電流(Proportional To Absolute Temperature，PTAT)相互疊加，實(shí)現(xiàn)對(duì)充放電電流的溫度補(bǔ)償?？紤]到工藝偏差對(duì)中心頻率的影響，本設(shè)計(jì)特別加入了電容修調(diào)網(wǎng)絡(luò)，從而保證當(dāng)工藝角變化時(shí)振蕩器中心頻率保持穩(wěn)定。

1　張弛振蕩器結(jié)構(gòu)及工作原理

張弛振蕩器是利用MOS管、比較器或觸發(fā)器等開關(guān)器件來(lái)控制充放電支路的導(dǎo)通或斷開，從而來(lái)控制電容的充放電。電容上電壓的變化又會(huì)改變后續(xù)控制反饋電路的狀態(tài)，從而實(shí)現(xiàn)周期性振蕩[2]。本文采用的張弛振蕩器結(jié)構(gòu)如圖1所示，其工作原理如下：假設(shè)初始時(shí)刻CLK=0，S1=1，S2=0，開關(guān) 1導(dǎo)通，開關(guān) 2斷開，電流 I2對(duì)電容C2進(jìn)行充電，當(dāng)電容C2上電壓等于門限電壓Vr時(shí)，比較器2輸出翻轉(zhuǎn)為1，SR鎖存器復(fù)位，S1=0，CLK= 1；此時(shí)，開關(guān)2導(dǎo)通，開關(guān)1斷開，電流I1對(duì)電容C1進(jìn)行充電，當(dāng)電容 C1上電壓等于門限電壓 Vr時(shí)，比較器1輸出翻轉(zhuǎn)為1，SR鎖存器置數(shù)，S1=1，CLK=0。這樣往復(fù)循環(huán)，CLK端輸出周期性方波信號(hào)。

圖1　張弛振蕩器結(jié)構(gòu)框圖

CLK由1翻轉(zhuǎn)為0時(shí)，電容上存儲(chǔ)的電荷量為：

其中 I1、C1均為恒量，對(duì)上式進(jìn)行積分運(yùn)算可得：

同法可得，時(shí)鐘低電平持續(xù)時(shí)間為：

時(shí)鐘周期為：

本設(shè)計(jì)取 I1=I2=I，C1=C2=C，因此時(shí)鐘占空比為50%，時(shí)鐘頻率為：

式(5)中的3個(gè)變量I、C、Vr共同影響著振蕩器的輸出頻率。為了減小振蕩器的溫度漂移，門限電壓Vr由帶隙基準(zhǔn)產(chǎn)生，通過(guò)溫度補(bǔ)償將充電電流I設(shè)計(jì)成與溫度無(wú)關(guān)。由于只利用了電容的充電時(shí)間，比較器延時(shí)產(chǎn)生的影響被極大削弱。此外，電容C的正溫度特性以及邏輯控制電路的傳輸延時(shí)對(duì)振蕩器頻率也會(huì)產(chǎn)生影響，但相比之下影響較弱，因此不做特別考慮。

2　電路的具體實(shí)現(xiàn)

圖2所示是振蕩器的具體實(shí)現(xiàn)電路圖，由基準(zhǔn)電壓源電路、基準(zhǔn)電流源電路、張弛振蕩電路以及對(duì)電容的數(shù)字修調(diào)網(wǎng)絡(luò)4個(gè)部分組成。

圖2　振蕩器具體實(shí)現(xiàn)電路

2.1電壓和電流基準(zhǔn)源電路

基于帶隙基準(zhǔn)的電壓和電流基準(zhǔn)電路如圖3所示。系統(tǒng)上電階段，P7管、R0支路首先導(dǎo)通，產(chǎn)生的自偏置電流鏡像到P6管支路，從而為三極管Q2提供啟動(dòng)電流，使帶隙基準(zhǔn)電路擺脫簡(jiǎn)并態(tài)，開始工作。帶隙基準(zhǔn)電路正常工作后，P8管導(dǎo)通，P7管柵極被拉高，啟動(dòng)電路關(guān)閉。

圖3　電壓和電流基準(zhǔn)源電路

三極管 Q1、Q2的發(fā)射結(jié)面積之比為 8：1，則三極管集電極電流公式如下[3]：

P1、P2管組成的電流鏡使得 IC1=IC2=IC，電阻 R1上的電壓為：

式（6）、式（7）、式（8）聯(lián)立，可解得：

三極管 Q1、Q2的基極電壓為：

由于三極管的基極—發(fā)射極電壓VBE具有典型的負(fù)溫度系數(shù)，VT溫度系數(shù)為正，將 R1、R2設(shè)置成合適的比例，即可得到零溫度系數(shù)的電壓作為振蕩器的基準(zhǔn)電壓源。其中，N2管作為簡(jiǎn)單的負(fù)反饋結(jié)構(gòu)，進(jìn)一步穩(wěn)定基準(zhǔn)電壓。

對(duì)電流進(jìn)行溫度補(bǔ)償?shù)幕舅枷胧牵簩陕窚囟认禂?shù)相反的電流疊加，通過(guò)調(diào)整兩路電流的比例，得到零溫度系數(shù)的基準(zhǔn)電流[4]。方便起見，正溫度系數(shù)電流直接利用帶隙基準(zhǔn)結(jié)構(gòu)中的 PTAT電流，即 IC，具體如式(9)所示。負(fù)溫度系數(shù)的電流由圖3中的高增益運(yùn)放、N1管以及電阻R5產(chǎn)生。帶隙結(jié)構(gòu)產(chǎn)生的基準(zhǔn)電壓Vr2，通過(guò)AMP和 N1管的反饋?zhàn)饔茫谡郎囟认禂?shù)的電阻 R5上產(chǎn)生一路電流，該電流表現(xiàn)出典型的負(fù)溫度特性，可用于對(duì)電流進(jìn)行溫度補(bǔ)償，具體公式如下：

將這兩路相反溫度系數(shù)的電流進(jìn)行疊加，可得到溫度補(bǔ)償后的充放電電流為：

2.2電容修調(diào)網(wǎng)絡(luò)

由于存在工藝偏差，不同工藝角條件下得到的振蕩器頻率與目標(biāo)頻率必然存在一定的偏差，例如，本設(shè)計(jì)在FF工藝角下頻率漂移為+42.8%，在 SS工藝角下頻率漂移為-25.8%，如此大的工藝偏差顯然無(wú)法滿足系統(tǒng)對(duì)時(shí)鐘穩(wěn)定性的要求，因此需要增加數(shù)字修調(diào)網(wǎng)絡(luò)對(duì)工藝漂移進(jìn)行補(bǔ)償。由式（5）可得，要想調(diào)整振蕩器頻率，可以對(duì)電容C、電流I以及比較器門限電壓Vr3個(gè)變量進(jìn)行調(diào)節(jié)。比較器門限電壓Vr由帶隙基準(zhǔn)產(chǎn)生，無(wú)法修調(diào)，因此數(shù)字修調(diào)網(wǎng)絡(luò)一般對(duì)充放電電流I和電容C進(jìn)行修調(diào)，從而達(dá)到頻率修調(diào)的作用。對(duì)充放電電流進(jìn)行修調(diào)的話會(huì)增大振蕩器功耗[5]，因此本文選擇對(duì)電容進(jìn)行數(shù)字修調(diào)。本設(shè)計(jì)時(shí)鐘頻率較高(1 MHz)，充放電電容相對(duì)較小，因此電容修調(diào)網(wǎng)絡(luò)所占用芯片面積并不是很大，工程應(yīng)用中這種修調(diào)方法可以被接受。

圖4所示是對(duì)電容進(jìn)行數(shù)字修調(diào)的電路實(shí)現(xiàn)。數(shù)字修調(diào)信號(hào)一共有6位，每一位控制一個(gè)開關(guān)，修調(diào)開關(guān)全部采用 NMOS管，為“1”時(shí)導(dǎo)通，“0”時(shí)關(guān)斷。初始修調(diào)數(shù)據(jù)為 100 000，當(dāng)閉合更多的開關(guān)時(shí)，電容增大，時(shí)鐘頻率減小，反之時(shí)鐘頻率增大。

圖4　電容修調(diào)網(wǎng)絡(luò)

3　仿真結(jié)果與分析

采用0.18 μm BCD（Bipolar-CMOS-DMOS）工藝的器件模型參數(shù)，用Hspice軟件對(duì)所設(shè)計(jì)的電路進(jìn)行仿真。在TT工藝角下，Vcc=5 V時(shí)，基準(zhǔn)電壓和基準(zhǔn)電流的溫度特性仿真結(jié)果如圖5所示。結(jié)果表明，溫度由-40℃～125℃變化時(shí)，基準(zhǔn)電壓變化僅為1.81 mV，溫度系數(shù)為8.7×10-6/℃；基準(zhǔn)電流變化為 41.8 nA，溫度漂移僅為1.22%；振蕩器輸出頻率的溫度漂移在 0.8%以內(nèi)，溫度補(bǔ)償效果顯著。

圖5　基準(zhǔn)電壓溫度特性

圖6　基準(zhǔn)電流溫度特性

表1列出了25℃、Vcc=5 V時(shí)，3個(gè)工藝角下對(duì)電容進(jìn)行修調(diào)前后的輸出頻率對(duì)比。其中，初始修調(diào)數(shù)據(jù)為100 000，未對(duì)電容進(jìn)行修調(diào)時(shí)，F(xiàn)F和SS工藝角輸出頻率相對(duì)目標(biāo)頻率偏差高達(dá)42.37%。對(duì)各工藝角進(jìn)行修調(diào)后，輸出中心頻率均能達(dá)到 1 MHz，最大偏差降低至1.23%以內(nèi)，振蕩器頻率隨工藝的漂移被顯著降低。

圖7　振蕩器頻率溫度特性

表1　各工藝角下電容修調(diào)前后時(shí)鐘頻率對(duì)比

4　結(jié)束語(yǔ)

針對(duì)片內(nèi)CMOS振蕩器頻率容易受溫度、工藝偏差影響的問題，提出了一種對(duì)溫度和工藝的補(bǔ)償方案?；鶞?zhǔn)電壓在正溫度電阻上產(chǎn)生一路負(fù)溫度系數(shù)的電流，將其與帶隙基準(zhǔn)產(chǎn)生的PTAT電流進(jìn)行疊加實(shí)現(xiàn)對(duì)電流的溫度補(bǔ)償；采用數(shù)字修調(diào)網(wǎng)絡(luò)對(duì)電容進(jìn)行修調(diào)，從而降低振蕩器頻率的工藝漂移。仿真結(jié)果表明：典型工作條件下，振蕩器中心頻率為 1 MHz，占空比為50%；當(dāng)溫度在-40℃～125℃范圍內(nèi)變化時(shí)，振蕩器輸出頻率漂移僅為0.8%；對(duì)電容進(jìn)行數(shù)字修調(diào)后，在3種不同的工藝角下，輸出頻率漂移在1.23%以內(nèi)。該振蕩器對(duì)溫度和工藝偏差不敏感，穩(wěn)定性良好，已成功應(yīng)用于一款 DC/DC電源管理芯片。

[1]董春雷，寧振球，金星，等.一種帶溫度補(bǔ)償?shù)母呔绕蟁C振蕩器[J].微電子學(xué)，2015(1)：58-62.

[2]陳崴，施隆照.一種基于 CMOS工藝的高精度片內(nèi)振蕩器的設(shè)計(jì)[J].中國(guó)集成電路，2011(11)：44-48.

[3]康華光.電子技術(shù)基礎(chǔ) 模擬部分(第五版)[J].北京：高等教育出版社，2006.

[4]李波，呂堅(jiān)，蔣亞東.一種基于0.5 μm CMOS工藝的補(bǔ)償型電流控制振蕩器設(shè)計(jì)[J].電子器件，2009(1)：49-52.

[5]Urs Denier.Analysis and design of an ultralow-power CMOS relaxation oscillator[J].IEEE Transactions On Circuits And Systems—I：Regular Papers，2010，57(8)：1973-1982.

[6]畢查德拉扎維著.模擬 CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2003.

Design of low temperature drift oscillator with process trimming

Wang Huili，F(xiàn)eng Quanyuan
(Institute of Microelectronics，School of Information Science&Technology，Southwest Jiaotong University，Chengdu 611756，China)

A compensation method about on-chip CMOS oscillator was proposed to solve frequency deviation problem across the temperature and process variation.A reference voltage generated a NTAT current on resistor with positive temperature coefficient, which was compensated with PTAT current from band gap reference cell.By temperature compensation,the current with low temperature coefficient was used to charge capacity.Digital trimming capacitor circuit was designed to reduce the output frequency drift due to process variation.Simulation results showed that the oscillator output a 1 MHz clock with 50%duty cycle,which drift less than 0.8%across the temperature range of-40℃～125℃ and less than 1.23%for three different process corners.The oscillator was insensitive to process and temperature,and showed high stability thus.

oscillator；temperature compensation；process drift；capacitor trimming

TN752

A

10.16157/j.issn.0258-7998.2016.09.011

國(guó)家自然科學(xué)基金項(xiàng)目（61531016、61271090）；四川省科技支撐計(jì)劃項(xiàng)目(2016GZ0059、2015GZ0103)

（2016-04-18)

王慧麗(1992-)，女，碩士研究生，主要研究方向：模擬集成電路設(shè)計(jì)。

馮全源(1963-)，男，博士，教授，主要研究方向：集成電路設(shè)計(jì)、RFID、微波器件及材料等。

中文引用格式：王慧麗，馮全源.帶工藝修調(diào)的低溫漂片內(nèi)振蕩器設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2016，42(9)：44-46，50.

英文引用格式：Wang Huili，F(xiàn)eng Quanyuan.Design of low temperature drift oscillator with process trimming[J].Application of Electronic Technique，2016，42(9)：44-46，50.