應　　韜，陳迪平，李經珊

（湖南大學物理與微電子科學學院，長沙410082）

一種低電壓低功耗多諧振蕩器

應韜，陳迪平，李經珊

（湖南大學物理與微電子科學學院，長沙410082）

提出了一種應用于太陽能電池供電系統(tǒng)的多諧振蕩器，設計采用新型遲滯比較器結構，實現(xiàn)了低壓低功耗，且在寬電源電壓范圍內，仍能保持較高的頻率穩(wěn)定度?；谌A潤上華0.5 μm的CMOS工藝對電路進行仿真，根據(jù)本次設計的參數(shù)，電源電壓在1.5～5 V的范圍內變化時，振蕩頻率變化約為3%/V，功耗可低至6.646 7 μW，能保證在低光照強度下系統(tǒng)仍能正常工作。仿真結果表明所設計的振蕩器滿足低電壓和低功耗的要求。

多諧振蕩器；遲滯比較器；低電壓；低功耗

1　　引言

光照強度影響著太陽能電池對光能的轉換，導致電池供電電壓的變化。對于一些由太陽能電池供電的便攜式電子設備，由于太陽能電池能量非常有限，供電電流較小，且提供的電壓極不穩(wěn)定。當光照強度減小50%時，保持工作電流不變則可提供的電壓將減小約27%［1］。因此，為了保證這類電子設備在低光照強度下仍能正常工作，系統(tǒng)要能在低電壓下低功耗工作。

在各種電子系統(tǒng)中，振蕩器具有進行載波合成、產生時鐘信號、驅動系統(tǒng)同步運行等功能［2］。常用的振蕩器一般有RC振蕩器、LC振蕩器、石英晶體振蕩器等［3］。其中，RC振蕩器具有結構簡單、易集成、成本低、功耗小、頻率易調節(jié)以及適用于CMOS工藝等優(yōu)點。本文在傳統(tǒng)遲滯比較器的電路結構基礎上，設計了一種應用于多諧振蕩器的新型結構遲滯比較器。比較器電路中去除了尾電流，降低了功耗且減小了壓降，通過對電路原理的分析與仿真，結果證明此新型結構的多諧振蕩器電路具有極低的功耗，可在低電壓下工作且具有較高的頻率穩(wěn)定度，起振時間短。

2　　傳統(tǒng)RC多諧振蕩器原理及不足

傳統(tǒng)RC多諧振蕩器的基本電路結構如圖1所示，基于遲滯比較器，通過控制開關S1、S2的閉合與打開，對電容C1進行充放電，得到不斷變化的電壓Vo1。當Vo1達到遲滯比較器的上閾值電壓時，輸出Vo2為高電平，S1打開S2閉合，對電容放電，Vo1開始下降；當Vo1達到遲滯比較器的下閾值電壓時，輸出Vo2為低電平，S1閉合S2打開，對電容充電，Vo1開始上升。重復循環(huán)，從而產生振蕩信號。其中，比較器輸出信號Vo2控制開關S1和S2的閉合與打開。

影響這種結構振蕩器振蕩頻率的因素主要是時間常數(shù)的大小和閾值電壓的門限寬度。而且為了保證比較器中的MOS管工作在線性區(qū)，電源電壓的降低會受到限制。

圖1　傳統(tǒng)RC多諧振蕩器的基本電路結構

基于本次設計的要求，為了使振蕩器工作在寬電源電壓范圍，需要穩(wěn)壓電路。傳統(tǒng)穩(wěn)壓電路多采用LDO結構，穩(wěn)壓性能好，帶負載能力大，但是其電路結構較為復雜，成本高且電源電壓難以進入低壓范圍。因此，采用簡單的二極管串聯(lián)結構穩(wěn)壓即可使振蕩器的供電電壓保持在正常工作范圍，雖然該結構穩(wěn)壓電路帶負載能力小，但足以滿足后級低功耗電路的負載要求。傳統(tǒng)比較器輸入級具有尾電流源，會產生較大的功耗。因此可以在傳統(tǒng)結構比較器輸入級的基礎上去除尾電流，消除直流通路從而降低功耗。若遲滯比較器內部遲滯效果不夠，則振蕩器輸出的振蕩波形將不是很理想，會有一些毛刺［4］。因此，可在比較器外部控制高低閾值電壓的轉換以增強遲滯效果，去除毛刺。

3　　多諧振蕩器電路的設計和分析

3.1低電壓低功耗遲滯比較器的設計

傳統(tǒng)兩級開環(huán)結構比較器的輸入級中，于兩個輸入管的共源極處存在尾電流源，為其提供偏置電流，同時會產生一個電壓降。而且由于直流通路的存在，也會產生較大的功耗。作為比較器時輸入管可工作在非線性區(qū)，所以可去除尾電流來減小工作電壓，大大降低功耗。閾值電壓的門限寬度影響振蕩頻率的大小，其與供電電壓v成正比，即（V－高-V－低）∝v。如圖2所示為遲滯比較器電路。MOS管NM1、NM2、PM1、PM2、PM3和PM4構成遲滯比較器的差分輸入級。MOS管NM3、NM4、PM5和PM6構成遲滯比較器的推挽輸出級，提供了合適的輸出電壓擺幅和輸出電阻，同時完成了輸出單端化的轉換。

在比較器電路中，因為PM3和PM4柵漏極交叉耦合的并聯(lián)電壓反饋為正反饋［5］，而PM1和PM2是二極管連接為負反饋路徑，且（W/L）PM1=（W/L）PM2=2＜（W/L）PM3=（W/L）PM4=3，所以整個遲滯比較器電路內部表現(xiàn)為正反饋，具有遲滯特性。由于內部遲滯效果不夠，本設計通過NM6控制遲滯比較器負輸入端高低閾值電壓的轉換來增強遲滯效果。

圖2　遲滯比較器電路

3.2多諧振蕩器電路的設計

本次設計的多諧振蕩器整體電路圖如圖3所示，電路主要分為3個部分：

①提供工作電壓v的穩(wěn)壓電路；

②電容充放電電路及比較器閾值控制電路；

③遲滯比較器電路。

MOS管PM8、PM9、電阻R1和三極管Q1、Q2組成穩(wěn)壓電路。其中PM8、PM9和R1組成電流鏡，通過Q1和Q2的鉗位，為主電路提供工作電壓v。因此，當光照強度較大時，太陽能電池提供的電壓較高，穩(wěn)壓電路使②、③部分電路的工作電壓v保持在較為穩(wěn)定的低電壓，可保證比較器部分處于正常工作電壓范圍內；當光照強度較小時，太陽能電池提供的電壓較低，則整個振蕩器電路可處于低電壓低功耗的工作狀態(tài)。電阻R4、R5、R6通過分壓給遲滯比較器V－端提供閾值電壓。PM7管、電阻R2和電容C1組成充電回路，NM5、電阻R3和電容C1組成放電回路。

圖3　多諧振蕩器電路圖

3.3振蕩頻率穩(wěn)定性分析

V－端的高低閾值電壓的計算公式為：

式（1）中，Ron1表示當Vo為高電平時NM6的導通電阻。式（2）中Ron2表示Vo為低電平時NM6的導通電阻。由于Ron1阻值較小，而Ron2阻值較大，進行振蕩頻率的估算時可近似為：

同樣，忽略NM5和PM7導通電阻的影響，充電時間常數(shù)近似為τ1=R2×C1，放電時間常數(shù)近似為τ2=R3× C1。由一階電路的全響應可知［6］，對電容C1充電時：

則振蕩周期為：

其中v=2VBE。將式（3）和（4）代入（7）中，可以得到：

振蕩頻率f=1/T。輸出振蕩信號的占空比由t1和t2決定。由此可見，理論上振蕩頻率與電源電壓Vdc無關，而只與電阻、電容的參數(shù)有關。但是實際上NM5、NM6和PM7的導通電阻會受到電壓v的影響，隨著v的降低，NM5、NM6和PM7的導通電阻會增加，會改變充放電的時間常數(shù)以及比較器的高低閾值電壓，從而影響振蕩頻率的穩(wěn)定性。

3.4電路工作過程分析

電路剛上電工作時，信號輸出端電壓Vo為低電平，NM6截止，通過電阻分壓，V－電壓為高閾值電壓V－高。V+端加入一個激勵信號后立即變?yōu)楦唠娖?，盡管V－端為高閾值電壓V－高，但V+端電壓仍然高于V－端電壓，所以遲滯比較器輸出Vo為高電平，NM5導通，PM7截止，NM6導通，V－電壓變?yōu)榈烷撝惦妷篤－低。電容C1通過電阻R3進行放電，V+電壓逐漸下降，且在對電容C1放電的過程中，放電電流逐漸減小。

這種狀態(tài)一直持續(xù)到當V+電壓下降至低于V－端的低閾值電壓V－低時，遲滯比較器輸出Vo為低電平，NM5截止，PM7導通，NM6截止，此時V－電壓又變?yōu)楦唛撝惦妷篤－高。電容C1通過電阻R2充電，V+電壓逐漸上升，且在對電容C1充電的過程中，充電電流逐漸減小。然后一直重復上述變化過程，產生振蕩信號。

實際中，由于遲滯比較器增益有限，輸出電壓Vo需要達到轉折電平的時候才會開始翻轉，存在傳輸時延。而且比較器的傳輸時延隨輸入幅度的變化而變化，較大的輸入會使時延較短［7］。因此，當V+＞V－高時，輸出電壓Vo不會立即翻轉為高電平，需要電平翻轉時間。當輸出電壓Vo翻轉為高電平時，V+已經上升至V+，max，然后電容C1開始放電，V+開始下降；同樣，當V+＜V－低時，輸出電壓Vo不會立即翻轉為低電平，也需要電平翻轉時間。當輸出電壓Vo翻轉為低電平時，V+已經下降至V+，min，然后電容C1開始充電，V+開始上升。因此，V+，max＞V－高，V+，min＜V－低。

4　　電路仿真結果分析及版圖

本次設計的多諧振蕩器采用無錫華潤上華公司CSMC的0.5 μm CMOS數(shù)?；旌瞎に嚒Ｊ褂肅adence軟件完成電路和版圖的設計，使用Spectre、Virtuoso等工具對其進行后仿真并分析。仿真時相關電路參數(shù)的選取如表1所示。

表1　仿真時電路參數(shù)的選取

根據(jù)所選取的電路參數(shù)，可對產生的振蕩頻率進行理論計算。充電時間常數(shù)τ1=R2×C1=3 MΩ×10 pF= 30 μs，放電時間常數(shù)τ2=R3×C1=4 MΩ×10 pF=40 μs。當電源電壓Vdc=1.5V時，取VBE=0.6V，則v=2VBE=1.2V，t1=7.890 μs，t2=5.735 μs。t1+t2=13.625 μs，即振蕩頻率= 73.39 kHz。

當設置仿真條件為電源電壓Vdc=1.5 V、T=27℃時，對電路進行DC仿真和瞬態(tài)仿真。瞬態(tài)仿真中輸出的振蕩信號波形如圖4所示。

圖4　振蕩器仿真輸出波形

通過對后仿真輸出波形的觀察可以得到，遲滯比較器輸出的振蕩信號fout，高電平約為1.22 V，低電平約為0 V。振蕩頻率≈68.1 kHz，即振蕩周期約為14.685 μs。實際振蕩頻率與理論估算的結果存在一定的誤差，此誤差主要來源于NM5、NM6和PM7的開關電阻的影響，以及遲滯比較器有限增益導致的內部延遲時間。通過對R、C和VBE等有關參數(shù)進行微調，然后仿真驗證即可得到所預期的振蕩頻率。由仿真結果可知整個電路直流總功耗僅有6.6467 μW，且電路的起振時間很短（約為230 ns），減少了設備的開機時間。

表2　不同電源電壓工作時的振蕩頻率和功耗

設置仿真溫度T=27℃，對工作電壓進行掃描，得到正常工作時最低電源電壓約為1.5 V。當電源電壓在5 V至1.5 V范圍內變化時，振蕩頻率處于較為穩(wěn)定的范圍。頻率變化程度約為2.1 kHz/V，隨電壓的變化系數(shù)約為3%/V，其中當電源電壓較高時振蕩頻率變化較小，功耗較大；而當電源電壓較低時振蕩頻率變化較大，功耗較小。整個電路的功耗均處于μW數(shù)量級的低功耗水平。

本次設計的多諧振蕩器電路版圖如圖5所示。

圖5　多諧振蕩器版圖

將本文設計的振蕩器與文獻 ［9］、［10］、［11］、［12］、［13］、［14］中提出的振蕩器進行比較，如表3所示?？梢钥闯?，相比其他振蕩器，本文所設計的振蕩器在較寬電源電壓范圍（1.5～5 V）內產生較低的振蕩頻率，且有著較高的頻率穩(wěn)定度和較低的功耗。

表3　室溫下與文獻中振蕩器比較

5　　結論

本文提出的新型結構遲滯比較器應用于多諧振蕩器中，振蕩器電路結構簡單，電源電壓范圍寬，可在低電壓下工作，功耗低，起振時間短。仿真結果表明，本次設計的振蕩器電路基本符合設計指標，滿足低電壓和低功耗的要求?？筛鶕?jù)具體需求通過對電路參數(shù)的調節(jié)，得到所要求的振蕩頻率，適用于由太陽能電池供電的便攜式電子設備中。

［1］趙為.太陽能光伏并網(wǎng)發(fā)電系統(tǒng)的研究 ［D］.合肥工業(yè)大學，2003.

［2］畢查德·拉扎維 ［美］.模擬CMOS集成電路設計 ［M］.西安：西安交通大學出版社，2003：391-392.

［3］李展，馮炳軍.一種基于內部遲滯比較器的新型RC振蕩器［J］.電子器件，2009，32（1）：41-44.

［4］王基石，寧江華，劉偉杰，等.700 kHz/1.2 MHz非調諧式振蕩器［J］.現(xiàn)代機械，2010（2）：50-51.

［5］艾倫（美）.CMOS模擬集成電路設計（第二版）［M］.北京：電子工業(yè)出版社，2011：383-385.

［6］邱關源，羅先覺.電路（第5版）（普通高等教育十五國家級規(guī)劃教材）（BZ）［M］.北京：高等教育出版社，2012：152-153.

［7］周文.一種高性能遲滯比較器的設計及應用 ［D］.東南大學，2011.

［8］Boas A V，Olmos A.A temperature compensated digitally trimmable on-chip IC oscillator with low voltage inhibit capability［C］.Circuits and Systems，2004.ISCAS'04. Proceedings of the 2004 International Symposium on.2004：I-501-4 Vol.1.

［9］Sundaresan K，Allen P E，Ayazi F.Process and temperature compensation in a 7-MHz CMOS clock oscillator［J］.IEEE Journal of Solid-State Circuits，2006，41（2）：433-442.

［10］Choe K，Bernal O D，Nuttman D，et al.A precision relaxation oscillator with a self-clocked offset-cancellation scheme for implantable biomedical SoCs［C］.IEEE International Solid-State Circuits Conference.IEEE，2009：402-403，403a.

［11］Sebastiano F，Breems，L J，Makinwa，K A A，et al.A Low-Voltage Mobility-Based Frequency Reference for Crystal-Less ULP Radios［J］.IEEE Journal of Solid-State Circuits，2008，44（7）：306-309.

［12］Lasanen K，Raisanen-Ruotsalainen E，Kostamovaara J.A 1-V，self adjusting，5 MHz CMOS RC-oscillator［C］.IEEE International Symposium on Circuits and Systems.2002：IV-377-IV-380.

［13］Tokunaga Y，Sakiyama S，Matsumoto A，et al.An on-chip CMOSrelaxationoscillatorwithpoweraveraging feedback using a reference proportional to supply voltage［C］.IEEE International Solid-State Circuits Conference. 2009：404-405，405a.

A Design of Low-Voltage and Low-Power Consumption Multivibrator

YING Tao，CHEN Diping，LI Jingshan

（College of Physics and Microelectronics Science，Hunan University，Changsha 410082，China）

A new type of multivibrator for solar cell power system is presented in the paper.The design adopts a novel structure of hysteresis comparator，which maintains a higher degree of frequency stability in a wide voltage range while realizing low voltage and low power consumption.The simulation of the circuit based on the 0.5 μm CMOS process is performed.According to the parameters of this design，when the supply voltage varies in the range of 1.5 V to 5 V，the oscillation frequency varies in the range of 3%/V and power consumption can be as low as 6.646 7 μW.The system works normally under low illumination.The result of the simulation shows that the multivibrator meets the requirements.

multivibrator；hysteresis comparator；low voltage；low power consumption

TN752

A

1681-1070（2016）10-0027-05

2016-5-27

應韜（1993—），男，江蘇南京人，湖南大學物理與微電子科學學院電子科學與技術專業(yè)碩士在讀，研究方向為模擬集成電路設計的相關工作。