師建英，許衍彬，劉磊，門晉喜

(1.河北大學電子信息工程學院,河北保定　071002；2.河北科技學院機電系,河北保定　071000；3.95866部隊無線電導航教研室，河北保定　071051)

?

NMOS管交叉耦合的能量回收電路設計

師建英1，許衍彬2，劉磊1，門晉喜3

(1.河北大學電子信息工程學院,河北保定071002；2.河北科技學院機電系,河北保定071000；3.95866部隊無線電導航教研室，河北保定071051)

對NMOS(N-metaloxidesemiconductor)管交叉耦合邏輯(NMOS-transistorcrosscouplinglogic，NCCL)的能量回收電路進行了研究，PMOS(P-metaloxidesemiconductor)管作為輸入管來降低納米CMOS工藝中柵氧化層上的漏電流以減小功耗；在此基礎上實現(xiàn)了絕熱JK觸發(fā)器電路.在90nmCMOSBSIM3工藝模型下，用HSPICE對NCCL反相器及其JK觸發(fā)器進行了模擬分析，結果表明NCCL反相器的工作頻率可達到1GHz；與ECRL(efficientchargerecoverylogic)反相器相比,當負載電容、時鐘頻率和電源電壓中某一參數(shù)變化時，NCCL的功耗都出現(xiàn)不同程度的降低；在相同的工作條件下NCCLJK觸發(fā)器的功耗約為ECRL的50%.

NMOS管交叉耦合；NCCL；NCCLJK觸發(fā)器；低功耗

自從CMOS器件工藝進入納米尺寸之后，功耗問題已經(jīng)成為了特別重要的問題[1].從電路角度考慮，典型的降低功耗的方法是器件尺寸的減小、互連線的優(yōu)化、柵極時鐘結構、多電源技術和動態(tài)控制供電電源等[2].然而隨著人們對便攜式電腦、無線傳感器和生物醫(yī)學電子設備需求的增加，傳統(tǒng)的低功耗設計技術已經(jīng)無法滿足這些應用中進一步降低電路功耗的要求，能量回收電路采用交變電壓作為供電電壓可以有效地降低電路的功耗.Moon等[3]提出的ECRL電路采用交叉耦合的PMOS管來存儲電路的能量，結合交變電源電壓實現(xiàn)能量的回收，但PMOS傳輸門自身的缺陷造成輸出端的低電平不能為零，且電路中存在非絕熱損失(與PMOS管的閾值電壓有關)；文獻[4-6]所提出的電路都是對ECRL電路的改進，它們通過增加不同的能量回收路徑來實現(xiàn)能量的完全回收，但是能量回收路徑的增加，必然要增加新的MOS管，這些MOS管必然會增加新的功耗，從而部分抵消了能量回收的效果.文獻[7]中報道的在納米氧化柵CMOS工藝下PMOS管的漏電流比NMOS管的漏電流小1個數(shù)量級的結論可以用來進一步地降低電路的功耗；文獻[8]中采用將地電平變換成電源電壓的方法來降低電路的功耗.基于以上種種分析方法，在ECRL電路結構的基礎上提出了1種采用NMOS管交叉耦合的能量回收電路.在90nmCMOSBSIM3工藝[9]下，HSPICE模擬得到，在不同的工作條件下與ECRL電路相比，NCCL反相器和JK觸發(fā)器電路的功耗都得到了顯著的降低.

1　NCCL的電路結構

1.1NCCL反相器

由于MOS管的柵漏電流隨著柵氧化層厚度的減小成指數(shù)增長關系，在亞100nm工藝下，柵漏電流將成為MOS管關斷電流的主要組成部分[10-11].在相同偏壓、相同尺寸下，PMOS管的柵漏電流比NMOS管的柵漏電流小了一個數(shù)量級.這是因為NMOS管的柵漏電流主要是由導帶中的電子隧穿引起的，PMOS管的柵漏電流主要是由價帶中的空穴隧穿引起的，而空穴隧穿的勢壘高度(4.5eV)大于電子隧穿的勢壘高度(3.1eV)，這是導致PMOS管的柵漏電流較小的原因[7]，因此用PMOS做輸入管可以有效地降低電路的功耗.

圖1　NCCL反相器的電路圖和符號Fig.1　NCCL circuit and the logic symbol

在絕熱電路中，如果選用PMOS管來作為輸入管，則應該選用NMOS管來作為交叉耦合存儲管，其供電電壓也要做相應的變化.采用PMOS管輸入級和直流供電電壓的NCCL反相器的電路及其邏輯符號見圖1.與ECRL電路相同，NCCL電路仍然屬于雙軌邏輯絕熱電路，它主要由2部分組成：輸入模塊和能量存儲回收模塊.

圖2　NCCL反相器的級聯(lián)形式和四相功率時鐘Fig.2　Cascade form and four phase power clock of NCCL inverter

圖1中P1和P2管是輸入管，N1和N2管構成交叉耦合的能量存儲結構，P3和P4管與N1及N2管分別構成CMOS傳輸門以實現(xiàn)能量的完全傳輸和回收，C1和C2為負載電容.輸入信號的高電平值、時鐘信號的高電平值以及電源電壓值都是Vdd.NCCL電路采用四相功率時鐘，其反相器鏈和功率時鐘結構見圖2，它的工作過程可以分為4個階段：預充、保持、回收和等待.

圖3　NCCL反相器的輸入輸出波形Fig.3　Waveform of NCCL inventor

圖1中inb是in的反向信號，這里以in為“1”、inb為“0”為例對NCCL反相器電路的工作原理進行分析.在預充階段(clk由地電平變化到高電平Vdd)，P2和P3截止，P1和P4導通，outb為高電平Vdd.此時N2導通，N2和P4構成CMOS傳輸門使out端隨時鐘clk上升而上升；在保持階段(clk保持高電平Vdd不變)，out端保持Vdd電壓不變；在回收階段(clk由Vdd下降到地電平)，out端上的能量又通過N2和P4構成的傳輸門完全回收至clk；在等待階段(clk保持地電平不變)，電路進入等待狀態(tài)，等待下一個時鐘周期的到來.

在Vdd為1.1V，功率時鐘clk的周期為8ns(時鐘頻率為125MHz)，負載電容都為1fF的條件下，用HSPICE工具，采用90nmPTM(predictivetechnologymodel)模型參數(shù)對NCCL反相器進行了模擬仿真，其輸出波形見圖3.由圖3可知，輸出端的電壓變化情況與理論分析相同.

1.2NCCL JK觸發(fā)器

JK觸發(fā)器是數(shù)字時序邏輯中的重要結構單元.由1.1節(jié)分析可知，NCCL反相器電路的高電平輸出為Vdd，地電平輸出隨時鐘信號變化而變化；而ECRL電路的輸出地電平為零，高電平隨時鐘信號變化而變化，這是NCCL電路與ECRL電路工作原理的不同之處.由NCCL電路構成的JK觸發(fā)器的高電平和地電平輸出情況與NCCL反相器電路相同，其電路結構如圖4所示.

圖4中Jb和Kb分別為J和K的反向信號；Q和Qb端的信號延時通過NCCL反相器鏈實現(xiàn)；Q3和Qb3為輸出信號Q和Qb的前一個狀態(tài)，并反饋到JK觸發(fā)器中.此外，NCCL電路的輸入管與電源電壓Vdd之間有通路，而與地電平之間沒有直接通路，這是與傳統(tǒng)CMOSJK觸發(fā)器和ECRLJK觸發(fā)器之間的不同之處，其真值表見表1，表1中的‘clk’表示該端信號隨時鐘信號變化而變化.

在Vdd為1.1V，時鐘信號周期為8ns，負載電容為1fF的條件下，NCCLJK觸發(fā)器的仿真波形見圖5，其模擬結果與真值表的理論分析結果相同，需要注意的是當觸發(fā)器在保持和翻轉態(tài)時，Q和Qb的輸出與Q3和Qb3的狀態(tài)密切相關.

圖4　NCCL JK觸發(fā)器電路Fig.4　NCCL JK flip-flop

圖5　NCCL JK觸發(fā)器的輸入輸出波形Fig.5　Waveform of NCCL JK flip-flop

2　模擬結果分析

理論分析上，雖然NCCL電路中增加了直流供電電源，但是直流電源所引起的功耗與交變時鐘信號相比很小，且它幾乎不隨外界條件變化；另外由于PMOS管的柵漏電流比NMOS的柵漏電流小了1個數(shù)量級，導致了由漏電流所引起的功耗也小了1個數(shù)量級，因此NCCL電路的功耗將小于ECRL電路的功耗.

2.1NCCL反相器與ECRL反相器的功耗比較

2.1.1負載電容變化

表1　NCCL JK觸發(fā)器的真值表Tab.1　Truth table of NCCL JK flip-flop

在頻率為12.5MHz，Vdd為1.1V，負載電容從0.1pF變化到1pF的條件下，對NCCL和ECRL電路的功耗進行了模擬仿真，其結果見圖6.模擬結果顯示單個時鐘周期內(nèi)2種電路的功耗都隨負載電容的增加而增加；在相同條件下，NCCL反相器的功耗約為ECRL反相器功耗的60%，這與理論分析相同.

2.1.2時鐘頻率變化

在Vdd為1.1V，負載電容為0.1pF，時鐘頻率從10MHz變化到200MHz的條件下，單個時鐘周期內(nèi)NCCL和ECRL反相器電路的功耗變化情況見圖7.由圖7可知，功耗隨頻率變化的曲線相對緩慢，在相同的工作條件下與ECRL電路相比，NCCL反相器的功耗大約降低了50%.

圖6　負載電容變化時ECRL和NCCL反相器的功耗Fig.6　Power consumption of ECRL and NCCL inventor When load capacitance change

圖7　時鐘頻率變化時ECRL和NCCL反相器的功耗Fig.7　Power consumption of ECRL and NCCL inventor when clock frequency change

2.1.3電源電壓變化

負載電容為0.2pF，時鐘頻率分別為20、50和100MHz，電源電壓從1V變化到1.5V的條件下，單個時鐘周期內(nèi)NCCL和ECRL反相器電路的功耗仿真結果見表2.由表2可知，ECRL和NCCL的功耗都隨著電源電壓的增加而增加，不同的是ECRL電路的功耗增加幅度明顯大于NCCL電路的功耗增加幅度，或者說PMOS輸入管有效地降低了電路的功耗.

2.2NCCL和ECRL JK觸發(fā)器的功耗比較

在負載電容為0.1pF，電源電壓為1.1V的條件下，當時鐘頻率變化時，單個時鐘周期內(nèi)NCCL和ECRLJK觸發(fā)器的總功耗見表3.由表3可知NCCLJK觸發(fā)器比ECRLJK觸發(fā)器節(jié)省了約50%的功耗.可見改進后電路的功耗得到了明顯的降低，為更復雜的絕熱邏輯電路的設計提供了設計思路和理論依據(jù).

表2　不同頻率下電源電壓變化時所引起的功耗變化Tab.2　Power consumption when supply voltagechanges at different clk frequencies

表3　NCCL和ECRL JK觸發(fā)器的功耗比較Tab.3　Power consumption of NCCLand ECRL JK flip-flops

3　結論

介紹了NMOS管交叉耦合的能量回收邏輯電路以及由其構成的JK觸發(fā)器電路，分析了基本反相器電路和JK觸發(fā)器電路的工作原理，闡述了NCCL電路與ECRL電路工作原理上的區(qū)別.在90nmBSIM3CMOS工藝下，用HSPICE軟件仿真得到，在不同的參數(shù)變化條件下NCCL反相器的功耗約為ECRL反相器功耗的50%；與ECRLJK觸發(fā)器相比，NCCLJK觸發(fā)器的功耗也得到了顯著的下降.

[1]MARKOVICD,WANGCC,ALARCONLP,etal.Ultralow-powerdesigninnear-thresholdregion[J].ProceedingsoftheIEEE,2010,98(2):237-252.DOI:10.1109/JPROC.2009.2035453.

[2]PAULBC,AGARWALA,ROYK.Low-powerdesigntechniquesforscaledtechnologies[J].Integration,theVLSIJournal,2006,39(2):64-89.DOI:10.1016/j.vlsi.2005.12.001.

[3]MOONY,JEONGDK.Anefficientchargerecoverylogiccircuit[J].IEEEJournalofSolid-stateCircuits,1996,31(4):514-522.

[4]郭寶增,張亞朋.基于改進型ECRL電路的觸發(fā)器設計[J].微型機與應用,2010(2):23-26.GUOBaozeng,ZHANGYapeng.ImprovedECRL-basedflip-flopdesign[J].Microcomputer&ItsApplications,2010(2):23-26.

[5]張麗,郭寶增.基于ECRL電路的兩種改進絕熱電路[J].微型機與應用,2011,30(16):19-21.

ZHANGLi,GUOBaozeng.TwoimprovedadiabaticcircuitsbasedonECRL[J].Microcomputer&ItsApplications,2011,30(16):19-21.

[6]SHIJY,LIHY,XUYB.Designoftheapprovedlowpowerenergyrecoverylogiccircuit[J].AdvancedMaterialsResearch,2013,662:851-855.DOI:10.4028/www.scientific.net/AMR.662.851.

[7]YEOYC,LUQiang.Directtunnelinggateleakagecurrentintransistorswithultrathinsiliconnitridegatedielectric[J].IEEEElectronDeviceLetters,2000,21(11):540-542.DOI:10.1109/55.877204.

[8]HUJianping,LIUBinbin.Designsof2P-2P2Nenergyrecoverylogiccircuits[J].ResearchJournalofAppliedSciences,EngineeringandTechnology,2013,5(21):4977-4982.

[9]NanoscaleIntegrationandModelingGralpatASUPredictiveTechnologyModel(PTM)[S/OL].(2001-5-31)[2014-6-20].http://www.ptm.asu.edu.

[10]INUKAIT,TAKAMIYAM,NOSEK,etal.BoostedgateMOS(BGMOS):leakage-freecircuitsbydevice/circuitcooperationscheme[J].IntegratedCircuitsandDevices,2000,100(270):1-8.

[11]GHANIT,MISTRYK,PACKANS,etal.Scalingchallengesanddevicedesignrequirementsforhighperformancesub-50nmgatelengthplanarCMOStransistors[Z].SymposiumonVLSITechnology,Hawaii:2000.

(責任編輯：王蘭英)

EnergyrecoverycircuitbasedonNMOStransistorcrosscouplinglogic

SHIJianying1,XUYanbin2,LIULei1,MENJinxi3

(1.ElectronicInformationEngineeringCollege,HebeiUniversity,Baoding071002,China;2.DepartmentofElectricalEngineering,HebeiCollegeofScienceandTechnology,Baoding071000,China;3.DepartmentofRadioNavigation，95866PLATroops,Baoding071051,China)

TheenergyrecoverycircuitbasedonNMOS(N-MetalOxideSemiconductor)-transistorcrosscouplinglogic(NCCL)isstudied.PMOS(P-MetalOxideSemiconductor)transistorsareusedastheinputtubetoreducetheleakagecurrentontheoxidegatelayerinnanometerCMOSprocess.NCCLJKflip-flopisconstructedbythesetechniques.ThecircuitsaresimulatedbyHSPICEin90nmCMOSBSIM3process,andthesimulationresultsshowthatNCCLinventor’soperationfrequencycanreachto1GHz.ComparedwiththeECRL(EfficientChargeRecoveryLogic)inventor,whenloadcapacityorclockfrequencyorpowersupplychanges,thepowerconsumptionsofNCCLinventordeclinetodifferentdegrees.Inthesameoperatecondition,thepowerconsumptionofNCCLJKflip-flopisabout50%oftheECRLJKflip-flop.

NMOStransistorcrosscoupling;NCCL;NCCLJKflip-flop;lowpowerconsumption

10.3969/j.issn.1000-1565.2016.03.017

2015-01-22

國家杰出青年基金資助項目(61204079); 河北省自然科學基金資助項目(F2013201196)；保定市科學技術研究與發(fā)展指導計劃項目(14GZ036)；河北省科技計劃自籌經(jīng)費項目(15210409)

師建英 (1979-)，女,河北邯鄲人，河北大學講師，主要從事集成電路的設計及其性能研究.

E-mail:hdsjy@126.com

TN

A