北方工業(yè)大學(xué)微電子系 戴 瀾 張 揚(yáng)

高速高精度ADC動(dòng)態(tài)性能測試技術(shù)研究及硬件實(shí)現(xiàn)

北方工業(yè)大學(xué)微電子系 戴 瀾 張 揚(yáng)

本文提出了一種實(shí)用的高速高精度ADC測試方案，并以ADI公司高速高精度pipeline ADC AD9226芯片為例，進(jìn)行電路設(shè)計(jì)與實(shí)現(xiàn)。對(duì)比芯片廠家的datasheet文件，并對(duì)多組測試結(jié)果進(jìn)行不同角度的分析，最終驗(yàn)證了本測試方案對(duì)于高速高進(jìn)度ADC動(dòng)態(tài)性能參數(shù)測試的可行性。

動(dòng)態(tài)參數(shù)；實(shí)時(shí)監(jiān)測；快速傅里葉變換

1. 引言

芯片測試技術(shù)隨著集成電路的發(fā)展越來越受到重視。高速高精度ADC的測試，對(duì)指導(dǎo)ADC芯片設(shè)計(jì)驗(yàn)證、系統(tǒng)設(shè)計(jì)時(shí)芯片的選用以及新產(chǎn)品性能的前期評(píng)估都有著重要的意義。

ADC參數(shù)主要分靜態(tài)與動(dòng)態(tài)參數(shù)。本文提出了一種高速高精度ADC動(dòng)態(tài)性能參數(shù)的測試方案，并對(duì)多組測試結(jié)果進(jìn)行了不同角度的分析比對(duì)，驗(yàn)證了方案對(duì)于高速高精度ADC重要參數(shù)測試的可行性。

2. ADC測試方案及方法

2.1ADC測試方案

ADC常用的測試方案如圖1所示：提供ADC外圍理想的測試環(huán)境，在借助于邏輯分析儀進(jìn)行測試：

圖1 ADC常用測試方案結(jié)構(gòu)框圖

2.2非相干采樣加窗處理測試

為防止信號(hào)頻譜泄露等情況對(duì)測試結(jié)果的影響，需要采用相干采樣的方式設(shè)定輸入信號(hào)與采樣時(shí)鐘的頻率。實(shí)際測試過程中，由于測試儀器本身精度的限制，很難達(dá)到這種完全相干采樣的測試條件。在處理連續(xù)時(shí)間信號(hào)的頻譜時(shí)，常會(huì)產(chǎn)生頻譜泄露、頻率分辨率降低等問題，它們很大程度上影響到頻譜分析精度。一般情況下，常采用較為接近的非相干采樣設(shè)定，然后通過加窗函數(shù)處理進(jìn)行補(bǔ)償?shù)姆绞絹肀M可能彌補(bǔ)上述情況對(duì)測試結(jié)果的影響。

2.3FFT動(dòng)態(tài)性能測試

FFT測試方法是目前最常用的有效測試ADC動(dòng)態(tài)性能的測試方法。它是從頻域的角度去分析信號(hào)及噪聲背景的頻譜參數(shù)，以此來計(jì)算ADC的各項(xiàng)動(dòng)態(tài)性能指標(biāo)。在實(shí)際測試過程當(dāng)中，常利用邏輯分析儀采集ADC采樣輸出的數(shù)據(jù)，然后做一些相應(yīng)的處理，再借助Matlab軟件進(jìn)行FFT分析和計(jì)算，從而得到ADC的動(dòng)態(tài)性能參數(shù)。

3. 測試方案及實(shí)例分析

AD9226是ADI公司出品的一款65MPSP，12位pipeline高速高精度ADC。硬件方案框圖如圖2所示：

測試中，采用單端輸入，放大器差分輸入，直接差分輸入和RF變壓器輸入四種輸入方式，經(jīng)過低通濾波，進(jìn)入到ADC輸入端口。分別采用雙路+5V/+3.3V低噪聲電源芯片ADP3338進(jìn)行模擬/數(shù)字部分的供電。模擬和數(shù)字電路分開布線，單點(diǎn)接地。時(shí)鐘的處理采用固定65MHz有源晶振和外部時(shí)鐘供給端口兩種方式。輸出用兩塊VHC541八位高速緩沖器對(duì)輸出數(shù)字信號(hào)碼進(jìn)行處理，由時(shí)鐘直接接入緩沖器的時(shí)鐘輸出接口，用于接入邏輯分析儀做外部同步時(shí)鐘。最后由Tektronix TLA5203邏輯分析儀采集數(shù)據(jù)，導(dǎo)入到PC Matlab軟件進(jìn)行FFT分析，對(duì)比各個(gè)測試結(jié)果。

圖2 硬件方案框圖

4. 測試儀器和測試結(jié)果

4.1主要測試儀器

測試儀器對(duì)測試結(jié)果有很大影響，選用時(shí)要保證儀器參數(shù)性能要一定程度上優(yōu)于被測芯片/方案的設(shè)計(jì)性能，儀器接入測試方案的位置和方式也很重要。下面對(duì)本測試方案中用到的幾個(gè)重要儀器進(jìn)行簡單介紹。

表1 主要測試儀器介

4.2測試結(jié)果

以下給出不同測試情況下的分析結(jié)果：

（1）AVDD=5V，DVDD=3.3V，內(nèi)部基準(zhǔn)VREF=2.0V，差分滿幅輸入方式，測試結(jié)果如表2。

表2 不同采樣頻率信號(hào)下的測試結(jié)果

（2）AVDD=5V，DVDD=3.3V，內(nèi)部基準(zhǔn)VREF=2.0V，差分滿幅輸入，F(xiàn)in變化，測試結(jié)果如表3。

表3 不同輸入信號(hào)頻率下的測試結(jié)果

（3）當(dāng)Fclk不變，F(xiàn)in不變，輸入信號(hào)Vpp從較小的值，變化到滿幅度時(shí)（與基準(zhǔn)的設(shè)定有關(guān)），ADC測試結(jié)果逐漸變好。在其他條件相同的情況下，滿幅輸入得到更好的測試結(jié)果。

5. 測試結(jié)果分析及總結(jié)

圖3給出測試輸入為40KHz，采樣頻率為10MHz時(shí)，用邏輯分析儀采集到的262144點(diǎn)數(shù)據(jù)進(jìn)行Matlab FFT數(shù)據(jù)分析的結(jié)果。從圖中可以看出，輸入諧波成分很大，從而影響到整個(gè)ADC測試的結(jié)果，從SFND，SNR，SNDR，ENOB等參數(shù)可以看出。這是由于在測試的初期，輸入信號(hào)直接接入到了測試電路，而沒有加入低通濾波而造成的。一般實(shí)驗(yàn)室測試條件，在信號(hào)源的輸出端不加濾波器，很難測試出ADC的真實(shí)性能。

從表1測試結(jié)果看，在時(shí)鐘頻率大于65MHz時(shí)，ADC的性能明顯變差，驗(yàn)證了AD9226芯片資料給出的最大采樣率為65Msps。表2中，為時(shí)鐘頻率固定為65MHz時(shí)，不同輸入信號(hào)頻率下的ADC性能，可以看出過采樣時(shí)性能較好，欠采樣時(shí)性能較差，這是由于欠采樣時(shí)，測試信號(hào)的頻譜發(fā)生混疊而造成的。此項(xiàng)測試對(duì)比ADI公司給出的芯片測試資料，相同測試條件下，測試結(jié)果比較接近，驗(yàn)證了測試方案的可行性。測試結(jié)果（表3）驗(yàn)證了滿幅輸入時(shí)，ADC的性能最優(yōu)的結(jié)論，也說明了在實(shí)際測試和應(yīng)用過程中，要注意ADC基準(zhǔn)的設(shè)定與輸入信號(hào)幅度之間的匹配關(guān)系。

圖3 未經(jīng)輸入濾波的測試結(jié)果

本文提出了一種適用于高速高精度ADC的測試方案，并以ADI公司高速高精度ADC芯片AD9226為例進(jìn)行電路設(shè)計(jì)與實(shí)現(xiàn)，經(jīng)實(shí)際測試和結(jié)果分析對(duì)比，驗(yàn)證本方案的可行性。對(duì)后續(xù)ADC測試技術(shù)的研究和自主ADC芯片的測試都有著積極的作用和意義。

［1］［Analog Device Inc.AD8138-EP：Low Distortion Differential ADC Driver Data Sheet（Rev 0，04/2010）.

［2］劉俊逸.高速高精度pipeline ADC測試的研究［D］.西安：西安電子科技大學(xué)，2013，01.

［3］戴瀾，姜巖峰，劉文楷.基于Matlab的高速高精度ADC測試研究［J］.計(jì)算機(jī)測量與控制，2010，18（9）：P2044-2049.

［4］何賓.Altium Designer 13.0 電路設(shè)計(jì)、仿真與驗(yàn)證權(quán)威指南［M］.北京：清華大學(xué)出版社，2014.

［5］D.K.Mishra and R.S.Gamad."Dynamic testing of an ADC for real application input"2011 IEEE AUTOTESTCON，Baltimore，MD，2011：354-359.