林加

（廣州中南民航空管技術(shù)裝備工程有限公司，廣東 廣州510000）

雷達(dá)接口設(shè)備與監(jiān)視單元的設(shè)計與實現(xiàn)

林加

（廣州中南民航空管技術(shù)裝備工程有限公司，廣東 廣州510000）

隨著民航的高速發(fā)展，自動化系統(tǒng)在空管行業(yè)中得到了廣泛應(yīng)用。雷達(dá)接口單元作為空管自動化系統(tǒng)中的雷達(dá)處理器的前端核心組成部分，應(yīng)具備穩(wěn)定性和可替代性。由于目前相關(guān)的進(jìn)口設(shè)備面臨老化且廠家已經(jīng)不再生產(chǎn)同類型號產(chǎn)品，迫切需要研制雷達(dá)接口設(shè)備的替代品以保障民航空管安全。本文通過詳細(xì)說明了FPGA的工作原理以及技術(shù)特點。利用在FPGA（Field-Programmable Gate Array）上實現(xiàn)HDLC協(xié)議，再通過邏輯編程，在FPGA芯片內(nèi)實現(xiàn)8路高速HDLC接口，HDLC邏輯代碼完全自主開發(fā)，徹底解決了對專用ASIC芯片的依賴。研制出可用于空管自動化的雷達(dá)接口設(shè)備和監(jiān)視單元RISU-1000.成品目前已在多個現(xiàn)場投入使用，運行狀況良好，較好地保障了空管安全。

雷達(dá)接口單元；HDLC；替代產(chǎn)品；飛行安全；自主研制

隨著我國民航事業(yè)的高速發(fā)展，航班量逐年增加，空中飛行密度不斷加大。目前，我國大部分的空中交通管制區(qū)域均已使用空管自動化系統(tǒng)實施對空指揮，自動化系統(tǒng)為管制員提供了更為準(zhǔn)確、連續(xù)和豐富的目標(biāo)信息，管制員對空管自動化的依賴性正與日俱增。

空中交通管制使用的自動化系統(tǒng)實際是多雷達(dá)信號融合及飛行計劃自動相關(guān)系統(tǒng)，雷達(dá)接口單元是自動化系統(tǒng)的重要組成部分，肩負(fù)著引接多路雷達(dá)信號進(jìn)入系統(tǒng)的責(zé)任。亦即，采用HDLC接口（同步HDLC協(xié)議具有穩(wěn)定可靠、易于遠(yuǎn)程傳輸?shù)奶攸c）的多路雷達(dá)信號經(jīng)由雷達(dá)接口設(shè)備匯聚，然后統(tǒng)一轉(zhuǎn)換為TCP/IP協(xié)議，經(jīng)以太網(wǎng)傳送給自動化系統(tǒng)（如圖1所示）。同時，雷達(dá)接口設(shè)備還需要能夠?qū)走_(dá)信號的質(zhì)量進(jìn)行監(jiān)視，給出必要的鏈路檢測告警。

圖1　自動化系統(tǒng)引接雷達(dá)信號示意圖

在實際應(yīng)用中，雷達(dá)信號接入單位基本采用進(jìn)口設(shè)備，如PT公司的MPS800、MPS1000以及pLines等。此類設(shè)備基于一體化的嵌入式技術(shù)方案，可靠性、穩(wěn)定性高。但進(jìn)口設(shè)備不僅有價格昂貴、技術(shù)支持匱乏的缺點，有些還瀕臨停產(chǎn)或已經(jīng)停產(chǎn)。而部分國內(nèi)廠家給出的解決方案，由于核心開發(fā)能力的限制，一般采用系統(tǒng)集成的方式。比較常見的方式是采用工控機(jī)（或PC機(jī)）搭載數(shù)據(jù)接口卡的模式，其缺點是過于復(fù)雜、可靠性低、空間占用大。在后期維護(hù)方面，由于此類方案采用了非定制的接口卡，一旦接口卡的后續(xù)產(chǎn)品設(shè)計稍有變化，往往導(dǎo)致驅(qū)動或整套軟件都需要重寫。此外，由于工控機(jī)或PC機(jī)本身的可靠性、穩(wěn)定性遠(yuǎn)遠(yuǎn)低于嵌入式設(shè)備，難以滿足長期不間斷運行的需要。

為了保障空中交通管制的正常運行，面對這種迫切的需求，需要自主研制出采用一體化嵌入式方案的雷達(dá)接口設(shè)備與監(jiān)視單元，且應(yīng)采用標(biāo)準(zhǔn)19英寸1U嵌入式低功耗無風(fēng)扇設(shè)計，以方便在各現(xiàn)場的部署。

1　雷達(dá)接口設(shè)備的工作原理、技術(shù)特點以及解決方案

高級數(shù)據(jù)鏈路控制協(xié)議（High-level Data Link Control，HDLC）是一組用于在網(wǎng)絡(luò)節(jié)點間傳送數(shù)據(jù)的協(xié)議，是在數(shù)據(jù)鏈路層中廣泛使用的一種協(xié)議。在HDLC協(xié)議中，數(shù)據(jù)分成一個個的單元（幀）通過網(wǎng)絡(luò)進(jìn)行傳輸，由接收方確認(rèn)收到，由HDLC協(xié)議來管理數(shù)據(jù)流和數(shù)據(jù)發(fā)送的間隔時間。HDLC協(xié)議中每幀所傳輸?shù)臄?shù)據(jù)可以含有任意數(shù)量的比特位，而且?guī)拈_始和結(jié)束是靠約定的比特模式（標(biāo)志）來界定的，它是一種“面向比特”的協(xié)議［1］。

HDLC協(xié)議的實現(xiàn)是雷達(dá)接口單元的技術(shù)核心。HDLC協(xié)議多數(shù)情況下是基于專用集成電路（Application Specific Integrated Circuits，ASIC）芯片實現(xiàn)的，一般國外的雷達(dá)接口設(shè)備多采用集成了HDLC功能的CPU，如使用PowerPC系列CPU，該系列早期的CPU就能夠提供多路HDLC支持，是一個比較好的一體化嵌入式實現(xiàn)方式。或者，也可以采用HDLC專用通信芯片，使用工控機(jī)或者PC機(jī)搭載HDLC板卡進(jìn)行協(xié)議轉(zhuǎn)換。

然而，由于寬帶網(wǎng)的飛速發(fā)展，HDLC的應(yīng)用領(lǐng)域逐漸收縮至特有的行業(yè)，不論是帶HDLC功能的CPU，還是HDLC專用通信芯片，基本進(jìn)入停產(chǎn)的階段。缺乏可持續(xù)供應(yīng)的成熟的HDLC芯片支持，是雷達(dá)接口與監(jiān)視單元研制的主要難點。

空管行業(yè)的設(shè)備應(yīng)用模式，決定了產(chǎn)品需要有很長的生命周期。產(chǎn)品一般須有10年以上的供貨保障，才能滿足空管系統(tǒng)的技術(shù)保障要求，而ASIC解決方案無法滿足該要求。因此，在設(shè)計解決方案上必須放棄ASIC，轉(zhuǎn)而采用現(xiàn)場可編程門陣列（Field-Programmable Gate Array，F(xiàn)PGA）來實現(xiàn)HDLC協(xié)議。通過邏輯編程，可在一片F(xiàn)PGA芯片內(nèi)實現(xiàn)8路高速HDLC接口，HDLC邏輯代碼完全自主開發(fā)，以徹底擺脫對專用ASIC芯片的依賴。以RISU-1000作為設(shè)計出的雷達(dá)接口設(shè)備的名稱。

2　雷達(dá)接口設(shè)備的系統(tǒng)設(shè)計

2.1系統(tǒng)組成

根據(jù)雷達(dá)接口設(shè)備的工作原理，設(shè)計的雷達(dá)接口設(shè)備RISU-1000主要是利用FPGA（Field－Programmable Gate Array）來實現(xiàn)HDLC協(xié)議。通過邏輯編程，在一片F(xiàn)PGA芯片內(nèi)實現(xiàn)8路高速HDLC接口。設(shè)備主要由CPU子系統(tǒng)、以太網(wǎng)單元和HDLC單元三個部分組成。CPU子系統(tǒng)是基于ARM高性能CPU的核心處理單元，以太網(wǎng)單元是百兆全線速以太網(wǎng)交換單元，HDLC單元是以FPGA為核心的HDLC通信單元。其中，雷達(dá)處理器通過以太網(wǎng)上載雷達(dá)信號解碼程序至RISU-1000的Flash中，通過CPU進(jìn)行編譯后輸送至內(nèi)置的SDRAM，加電后的FPGA芯片從SDRAM中讀取已編程數(shù)據(jù)，隨后FPGA進(jìn)入工作狀態(tài)，實現(xiàn)HDLC協(xié)議［3］。系統(tǒng)組成結(jié)構(gòu)如圖2所示。

圖2　采用FPGA的雷達(dá)接口設(shè)備組成結(jié)構(gòu)圖

2.2CPU子系統(tǒng)

CPU子系統(tǒng)是RISU-1000的核心，由三部分組成：

CPU：ARM7TDMI；

內(nèi)存：16MB SDRAM；

固態(tài)盤：8MB FLASH.

2.3以太網(wǎng)單元

以太網(wǎng)單元提供全線速百兆以太網(wǎng)交換功能，一個端口連通CPU，對外提供4個百兆自適應(yīng)以太網(wǎng)端口。核心交換規(guī)格如下：

（1）內(nèi)置SRAM用于以太網(wǎng)幀的存儲轉(zhuǎn)發(fā)；

（2）非阻塞全線速收發(fā)；

（3）全面支持全雙工、半雙工流控；

（4）單芯片1024個直接映射查找表；

（5）全兼容IEEE 802.3/802.3u協(xié)議；

（6）支持線序自動檢測和反轉(zhuǎn)。

2.4HDLC單元

2.4.1組成

（1）FPGA：實現(xiàn)HDLC協(xié)議；

（2）接口電路：實現(xiàn)RS232或RS422標(biāo)準(zhǔn)的物理層驅(qū)動。

FPGA具有容量大、易編程的特點。采用FPGA實現(xiàn)HDLC協(xié)議，解決了對專用ASIC芯片的依賴。而且，通過在一片F(xiàn)PGA里同時實現(xiàn)8路HDLC，有效提高了系統(tǒng)的集成度和可靠性，降低了功耗。

2.4.2HDLC協(xié)議實現(xiàn)

HDLC協(xié)議為面向比特的數(shù)據(jù)鏈路層協(xié)議，基于幀為單位同步傳輸數(shù)據(jù)。圖3為HDLC幀結(jié)構(gòu)，包括其標(biāo)準(zhǔn)碼（01111110）、地址域、控制域、數(shù)據(jù)和FCS域。

圖3　HDLC的幀結(jié)構(gòu)

每個幀前、后均有一標(biāo)志碼01111110，用作幀的起始、終止指示及幀的同步。標(biāo)志碼不允許在幀的內(nèi)部出現(xiàn)，以免引起歧義。為保證標(biāo)志碼的唯一性但又兼顧幀內(nèi)數(shù)據(jù)的透明性，發(fā)送端如果連續(xù)5個“1”出現(xiàn)時，便在其后插入一個“0”。在接收端，如果連續(xù)收5個“1”后面收到一個“0”，則自動刪除它，以恢復(fù)原來的比特流。如果出現(xiàn)連續(xù)6個“1”，則表示收到了標(biāo)志碼。

為了使協(xié)議更加靈活，HDLC幀的地址域、控制域和數(shù)據(jù)部分，由上層CPU處理。HDLC幀前后標(biāo)志碼、CRC計算和校驗、插“0”和刪“0”操作由FPGA實現(xiàn)。

HDLC的FPGA邏輯實現(xiàn)框圖如圖4所示，每一路包括接收、發(fā)送兩部分。Backend側(cè)是和CPU的接口，通過CPU的局部總線，以DMA的方式進(jìn)行數(shù)據(jù)交互［2］。

圖4　HDLC的FPGA邏輯實現(xiàn)框圖

2.5通信模型

通信模型如圖5所示，接口設(shè)備轉(zhuǎn)發(fā)模塊實現(xiàn)了跨層面的透傳：

圖5　通信模型

HDLC：HDLC協(xié)議數(shù)據(jù)，屬于數(shù)據(jù)鏈路層，數(shù)據(jù)以幀的形式進(jìn)入轉(zhuǎn)發(fā)模塊；

UDP報文：無可靠性保證的傳輸層，以報文的形式進(jìn)入轉(zhuǎn)發(fā)模塊；

TCP數(shù)據(jù)：有可靠保證的傳輸層數(shù)據(jù)，以流的方式存在。

3　雷達(dá)接口設(shè)備在自動化系統(tǒng)中的應(yīng)用

經(jīng)過程序編程，板件的組裝完成之后，還需要接入自動化系統(tǒng)進(jìn)行測試，測試包括三個部分：

（1）網(wǎng)絡(luò)功能測試，連接測試平臺的PC機(jī)，設(shè)置好網(wǎng)絡(luò)地址，進(jìn)行連接，設(shè)置完畢將接口單元接入自動化測試平臺，檢驗成功為雷達(dá)處理器與接口單元握手成功。

（2）串口信號引接測試，引入8路不同的雷達(dá)信號，通過自動化設(shè)備的雷達(dá)配置功能進(jìn)行配置，利用自動化系統(tǒng)的數(shù)據(jù)包檢測功能查看數(shù)據(jù)傳輸?shù)馁|(zhì)量。

（3）可靠性測試，連續(xù)30天不間斷的24小時測試，期間雷達(dá)處理器信號不能中斷。

本文所研制的雷達(dá)接口單元已在民航三亞航管站、民航珠海進(jìn)近管制中心以及民航桂林空管站使用。

4　結(jié)束語

隨著計算機(jī)及Internet的普及應(yīng)用，高速、可靠和透明的數(shù)據(jù)通信日益重要。HDLC協(xié)議由于其高速性，透明性等特點，成為數(shù)據(jù)傳輸協(xié)議中的佼佼者。但由于HDLC標(biāo)準(zhǔn)的文本較多，對HDLC的CRC序列生成多項式等有不同的規(guī)定，傳統(tǒng)的應(yīng)用HDLC協(xié)議的ASIC芯片出于專用性的目的難以通用于不同版本。同時，現(xiàn)場可編程門陣列（FieldProgrammableGateArray，F(xiàn)PGA）芯片的規(guī)模越來越大，還具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、可實時在線檢驗等優(yōu)點，因此被廣泛用于特殊芯片設(shè)計中。

FPGA采用硬件技術(shù)處理信號，又可以通過軟件反復(fù)編程使用，能夠兼顧速度和靈活性。因此，F(xiàn)PGA芯片雖然成本略微高于ASIC芯片，但在中小批量通信產(chǎn)品的設(shè)計生產(chǎn)中，將HDLC協(xié)議應(yīng)用在FPGA芯片上具有廣泛的前景。

設(shè)計的雷達(dá)接口設(shè)備接口采用ARM+FPGA構(gòu)架，直接的優(yōu)點是高集成度、低功耗，整機(jī)可以采用無風(fēng)扇設(shè)計，從而拋棄了高故障的風(fēng)扇單元，提高了整機(jī)的無故障運行時間。

FPGA的可編程特性，除了一舉解決專用芯片停產(chǎn)帶來的保障隱患外，更可以在該平臺上增加更多的特性，如格式轉(zhuǎn)換、數(shù)據(jù)監(jiān)控等功能，更好的服務(wù)空管系統(tǒng)。

［1］張必英.基于FPGA的HDLC協(xié)議控制器的設(shè)計［D］.哈爾濱:哈爾濱工程大學(xué)，2005：63-65.

［2］宋飛，李志蜀.HDLC協(xié)議在FPGA通信系統(tǒng)中的實現(xiàn)［J］.計算機(jī)應(yīng)用，2009，29（04）：1092-1094.

［3］李仲令.編碼理論和應(yīng)用［M］.成都:電子科技大學(xué)出版社，1989：109-112.

Design and Implementation of Radar Interface Unit and Radar Monitoring Unit

LIN jia
（Civil Aviation Air Traffic Control Technology Equipment Project Ltd.，Guangzhou Guangdong 510000，China）

Withthe rapid development of civil air traffic control management，comprehensive use of automated air traffic control，the radar interface unit is a front-end interface unit as a core component of the radar data processor，we need reliable and irreplaceable，because faced with aging and imported equipment manufacturers no longer produce the same types of products an urgent need to develop alternatives to radar interface device to protect civil aviation flight safety tube.In this paper，the working principle and technical characteristics of FPGA are explained in detail.We use FPGA Implementation of HDLC protocol，implementation of the 8 channel high speed HDLC interface in FPGA chip，and the logic code was independent develop，completely solve the dependence on the dedicated ASIC chip.The finished product has been used in several field，running in good condition，good to protect the safety of air traffic.

radar interface unit；HDLC；alternative products；flight safety；autonomous development

TN91

A

1672-545X（2016）07-0160-04

2016-04-04

林加（1975-），男，廣東廣州人，本科，工程師，研究方向：空管設(shè)備維護(hù)維修。