王杰鈴+李琪+王道平+楊晶晶

摘 要：針對傳統(tǒng)數(shù)字頻率計測量頻率范圍小、信號幅度大的問題，基于FPGA提出了一種結(jié)合分頻技術(shù)及高精度跟隨放大電路實現(xiàn)的測量方案。本設(shè)計以C8051F020單片機(jī)為主控制器，運(yùn)用直接測周法和等精度測量法，實現(xiàn)對待測信號頻率及脈寬的測量，最后將所得數(shù)據(jù)傳輸給單片機(jī)進(jìn)行處理，并將結(jié)果顯示在TFT液晶顯示屏上。經(jīng)實驗驗證，滿足小信號和超高頻信號精確測量的要求，可實現(xiàn)對幅度最低50 mV，頻率最高1 GHz信號的測量，且測量精度較高，相對誤差小于1×10-4.

關(guān)鍵詞：FPGA；C8051F020單片機(jī)；數(shù)字頻率計；分頻

中圖分類號：TM935.13+3 文獻(xiàn)標(biāo)識碼：A DOI：10.15913/j.cnki.kjycx.2016.15.009

科學(xué)技術(shù)的迅猛發(fā)展，尤其是微控制器、FPGA、集成IC等新興電子技術(shù)的快速進(jìn)步，降低了硬件電路的復(fù)雜度，使儀器儀表向著體積小、價格低、功能多的方向發(fā)展，進(jìn)一步推動了儀器儀表的更新?lián)Q代。作為一種基礎(chǔ)測量儀器，頻率計在工業(yè)領(lǐng)域及實驗測試領(lǐng)域應(yīng)用十分廣泛，但現(xiàn)在常用的頻率計，其檢測范圍及精度都存在一定的局限。

本設(shè)計采用C8051F020和FPGA結(jié)合的技術(shù)，綜合運(yùn)用了跟隨放大、分頻、整流的前端電路設(shè)計，使得頻率計的測量范圍更廣，測試內(nèi)容更加多樣化，測試方式更加靈活，實現(xiàn)了在寬頻帶范圍內(nèi)的高精度測量，解決了高精度頻率測量問題、頻標(biāo)比對及校準(zhǔn)問題，從而使得本設(shè)計可以取代用途單一的專用測量儀器。

1 硬件電路設(shè)計

1.1 硬件總體設(shè)計

硬件總體設(shè)計如圖1所示，其主要分為以下3個部分：①單片機(jī)部分，主要實現(xiàn)對整個系統(tǒng)的控制，包括按鍵電路和顯示電路；②FPGA部分，主要實現(xiàn)對信號的采集、處理和分析，并通過SPI總線與單片機(jī)進(jìn)行數(shù)據(jù)傳輸；③信號調(diào)理電路，主要完成對被測信號的預(yù)處理，使頻率計能滿足測量小信號和超高頻的條件，被測信號頻率在10 MHz以內(nèi)不分頻，經(jīng)信號調(diào)理電路后直接送入FPGA進(jìn)行分析。信號在10M以上的，先將信號放大，然后經(jīng)過256分頻，將分頻后的信號送入FPGA分析。

1.2 單片機(jī)及FPGA模塊

本設(shè)計以C8051F020單片機(jī)為控制核心，以Altera公司的EP2C5T144C8N為運(yùn)算處理器。C8051F020單片機(jī)是完全集成的混合信號系統(tǒng)級芯片，片內(nèi)集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件、數(shù)字外設(shè)及其他功能部件。本設(shè)計主要應(yīng)用了該單片機(jī)的控制功能。EP2C5T144C8N有4 068個邏輯單元以及13個18×18乘法器，運(yùn)算處理能力強(qiáng)大，速度較快。本設(shè)計主要應(yīng)用了該芯片的運(yùn)算功能。放大的跟隨電路如圖2所示。

1.3 10 M以下寬帶放大器設(shè)計

頻率在10 M以下時，首先經(jīng)AD811放大器對被測信號進(jìn)行前級放大；將放大后的信號送入OPA690跟隨器，對信號進(jìn)行隔離，再經(jīng)差分放大電路放大；后經(jīng)MC10116放大器進(jìn)行三級放大，將信號轉(zhuǎn)換為ECL電平，最后經(jīng)74LS04六輸入非門將ECL電平信號轉(zhuǎn)化成TTL電平送入FPGA進(jìn)行分析。信號調(diào)理電路如3所示。

1.4 10 MHz到GHz分頻模塊電路設(shè)計

10M以上采用分頻技術(shù)，首先將信號送入OPA657放大器放大。OPA657芯片帶寬為1.6 GHz，完全滿足高頻要求，它對小信號的放大作用也特別明顯。然后將放大后的信號進(jìn)行256分頻，然后轉(zhuǎn)換為TTL電平后進(jìn)入FPGA進(jìn)行分析。前級放大電路如圖4所示。

2 程序設(shè)計

本系統(tǒng)由FPGA測頻模塊、C8051F020單片機(jī)控制模塊和整形電路組成。FPGA測頻模塊以Altera公司的EP2C5T144C8N為核心器件，搭接外部時鐘電路、電源電路和AS、JTAG為核心器件，搭接電源電路、外部晶振、復(fù)位電路和TFT液晶顯示電路，共同組成C8051F020單片機(jī)控制模塊，搭接分頻電路、寬帶通道放大電路和電源，共同組成整形電路模塊。

2.1 FPGA代碼設(shè)計

FPGA主要完成測量待測信號頻率，對輸入信號個數(shù)和標(biāo)準(zhǔn)信號個數(shù)進(jìn)行計數(shù)等工作；或采用測周法測量輸入信號脈寬，對輸入待測信號的高電平時間進(jìn)行計數(shù)，并將測量得到的數(shù)據(jù)通過SPI通信發(fā)送給C8051單片機(jī)進(jìn)行處理。FPGA項目結(jié)構(gòu)如圖5所示。

2.2 C8051F020單片機(jī)程序設(shè)計

系統(tǒng)的主要流程為：端口初始化、時鐘初始化、液晶顯示初始化、SPI總線初始化、定時器初始化、發(fā)送1 s閘門控制指令、從FPGA讀取數(shù)據(jù)，計算頻率、周期、時間間隔、占空比、頻比，顯示計算結(jié)果。

3 測試結(jié)果

本設(shè)計主要通過對函數(shù)發(fā)生器發(fā)出的正弦波信號和方波信號的測量來檢測本設(shè)計的可用性，主要測試結(jié)果見下表。

4 總結(jié)

本設(shè)計主要以C8051F020單片機(jī)以及FPGA為核心，并結(jié)合相應(yīng)的外圍電路，使整個系統(tǒng)測試頻率范圍大，測試信號幅值范圍廣。該系統(tǒng)可以對三角波、鋸齒波、正弦波及方波等波形進(jìn)行精確測量，同時還可以對脈沖波的占空比及相位差進(jìn)行測量。本系統(tǒng)設(shè)計控制靈活，造價低廉，實用性很強(qiáng)，具有一定的推廣價值。

參考文獻(xiàn)

[1]劉竹琴，白澤生.一種基于單片機(jī)的數(shù)字頻率計的實現(xiàn)[J].現(xiàn)代電子技術(shù)，2010（1）.

[2]曹巧媛.單片機(jī)原理及應(yīng)用[M].北京：電子工業(yè)出版社，2002.

[3]李澤清.Proteus電子電路設(shè)計及仿真[M].北京：電子工業(yè)出版社，2012.

[4]侯伯亭.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計[M].西安：西安電子科技大學(xué)出版社，2004.

〔編輯：劉曉芳〕