周 嶸，張玉蒙，李澤宏，熊景枝，張金平

?

一種帶埋層的新型結(jié)終端技術(shù)

周 嶸1，張玉蒙2，李澤宏2，熊景枝2，張金平2

（1. 中國振華集團(tuán)永光電子有限公司, 貴州 貴陽 550018；2. 電子科技大學(xué) 電子薄膜與集成器件國家重點(diǎn)實(shí)驗(yàn)室,四川 成都 610054）

在高壓功率器件領(lǐng)域，常規(guī)的場(chǎng)限環(huán)技術(shù)由于環(huán)的個(gè)數(shù)較多, 占用芯片面積較大，導(dǎo)致終端的效率很低。為了改善這一缺點(diǎn), 提出了一種帶P–埋層的新型高壓終端技術(shù)，有效降低了主結(jié)邊緣處的電場(chǎng)集中，提高了擊穿電壓。仿真結(jié)果表明，該結(jié)構(gòu)的擊穿電壓達(dá)到3 439 V，終端的長度為1000μm，較常規(guī)的場(chǎng)限環(huán)結(jié)構(gòu)1 500 μm（英飛凌公司3 300 V產(chǎn)品）節(jié)省了近30%的終端面積。

電場(chǎng)；擊穿電壓；終端技術(shù)；場(chǎng)限環(huán)；P–埋層；終端寬度

功率器件阻斷高壓的能力主要取決于器件結(jié)構(gòu)中特定PN結(jié)的反偏擊穿電壓[1]。在功率器件中, 受PN 結(jié)彎曲或PN 結(jié)終止處表面非理想因素的影響，反偏PN結(jié)擊穿電壓又受限于發(fā)生在表面附近或結(jié)彎曲處局部區(qū)域相對(duì)于體內(nèi)平行平面結(jié)提前出現(xiàn)的擊穿現(xiàn)象。結(jié)終端就是為了減小局部電場(chǎng)，提高表面擊穿電壓及可靠性，使器件實(shí)際擊穿電壓更接近平行平面結(jié)理想值而專門設(shè)計(jì)的特殊結(jié)構(gòu)。場(chǎng)限環(huán)技術(shù)是目前功率器件中最為普遍采用的一種終端技術(shù)之一[2]。它的工藝非常簡(jiǎn)單，可以與主結(jié)一起擴(kuò)散形成，無需增加工藝步驟。主結(jié)與場(chǎng)限環(huán)的間距、結(jié)深、環(huán)的寬度及環(huán)的個(gè)數(shù)都會(huì)影響到擊穿電壓的大小。如果間距選取合適，使得主結(jié)與環(huán)結(jié)的電場(chǎng)強(qiáng)度同時(shí)達(dá)到臨界擊穿場(chǎng)強(qiáng)，則可以獲得最高的擊穿電壓[3]。一般，擊穿電壓隨著環(huán)的個(gè)數(shù)的增加而增大，但并非線性增加。環(huán)的個(gè)數(shù)越多, 占用芯片面積越大，設(shè)計(jì)時(shí)應(yīng)考慮環(huán)個(gè)數(shù)與擊穿電壓大小[4]。盡管這種終端使用了很長時(shí)間且為廣大技術(shù)人員所熟知，但此技術(shù)仍然有改進(jìn)的空間。

1 終端結(jié)構(gòu)及仿真結(jié)果

1.1 終端結(jié)構(gòu)

本文提出的終端結(jié)構(gòu)如圖1 所示。在主結(jié)P的右下方做一層P–埋層，在埋層的右上方器件表面的位置分布了5個(gè)場(chǎng)限環(huán)。N+截止環(huán)位于器件表面及終端的最外側(cè)，并與最后一個(gè)場(chǎng)限環(huán)保持一定的距離。

未采用結(jié)終端技術(shù)時(shí)，器件的擊穿點(diǎn)出現(xiàn)在主結(jié)的邊緣，因?yàn)橹鹘Y(jié)邊緣處既會(huì)受到漂移區(qū)橫向電荷的影響也會(huì)受到縱向電荷的影響，所以結(jié)邊緣處的電場(chǎng)相比平面結(jié)高出很多，器件很容易在此地被擊穿[5]。常規(guī)的場(chǎng)限環(huán)沿著器件的表面分布，因此只能在橫向上降低主結(jié)邊緣的電場(chǎng)，這也是場(chǎng)限環(huán)技術(shù)效率較低的原因[6]。本文提出的終端結(jié)構(gòu)在主結(jié)的右下方做了一層P–埋層，當(dāng)主結(jié)加高壓時(shí)，其耗盡區(qū)將向N–漂移區(qū)擴(kuò)展，當(dāng)擴(kuò)展到P–埋層時(shí)，空穴將從濃度高的埋層區(qū)向濃度低的N–漂移區(qū)擴(kuò)散，留下了帶負(fù)電荷電離受主雜質(zhì)。這些帶負(fù)電荷的電離受主雜質(zhì)可以吸引其周圍的帶正電荷的電離施主雜質(zhì)[7]，這就分?jǐn)偭嗽炯杏谥鹘Y(jié)邊緣的電力線。相比于常規(guī)的場(chǎng)限環(huán)結(jié)構(gòu)，埋層的最大優(yōu)勢(shì)在于能在橫向、縱向和斜下方向同時(shí)降低結(jié)邊緣的電場(chǎng)強(qiáng)度[8]，使擊穿點(diǎn)從主結(jié)處轉(zhuǎn)移。采用P–埋層的同時(shí)結(jié)合場(chǎng)限環(huán)進(jìn)一步承擔(dān)電壓，最終可以實(shí)現(xiàn)在較小的終端面積的情況下達(dá)到較高的耐壓。

1.2 終端仿真結(jié)果

對(duì)于IGBT、VDMOS等功率器件，其平行平面結(jié)的耐壓主要由漂移區(qū)的電阻率和厚度決定，而耐壓與漂移區(qū)摻雜濃度關(guān)系如公式（1）[9]：

摻雜濃度與電阻率的關(guān)系如公式（2）：

漂移區(qū)厚度與耐壓的關(guān)系如公式(3)：

式中：BVDSS為耐壓；為遷移率；為電子電量；0為真空中的介電常數(shù)；si為硅的相對(duì)介電常數(shù)；D為漂移區(qū)摻雜濃度；為漂移區(qū)電阻率；D為漂移區(qū)厚度。代入相關(guān)參數(shù)計(jì)算后得到= 250 Ω·cm，D= 420 μm。對(duì)于功率器件優(yōu)化終端時(shí)，根據(jù)前面計(jì)算好的參數(shù)拉偏選取最優(yōu)的電阻率及漂移區(qū)厚度，再對(duì)埋層的濃度、深度、長度等參數(shù)進(jìn)行優(yōu)化。最終獲得的終端仿真參數(shù)如表1所示。

表1 終端的參數(shù)仿真結(jié)果

Tab.1 Simulation results of termination parameters

參數(shù)名稱數(shù)值 主結(jié)濃度/ cm–35×1017 主結(jié)結(jié)深/ μm8 P+場(chǎng)限環(huán)濃度/ cm–34×1017 P+場(chǎng)限環(huán)寬度/ μm30 P+場(chǎng)限環(huán)結(jié)深/ μm12 P–埋層濃度/cm–31.8×1015 P–埋層長度/ μm180 P–埋層厚度/ μm6 P–埋層深度/ μm5 N–漂移區(qū)濃度/cm–31.8×1013 N–漂移區(qū)厚度/ μm420

為了得到盡可能大的擊穿電壓，在保證其他參數(shù)不變的基礎(chǔ)上，需要對(duì)環(huán)間距進(jìn)行優(yōu)化。較差的環(huán)間距會(huì)使得電場(chǎng)在主結(jié)邊緣或者某一個(gè)場(chǎng)限環(huán)的邊緣達(dá)到峰值，并且比其他環(huán)上的電場(chǎng)高出很多，這種差距較大的電場(chǎng)分布不能充分發(fā)揮所有環(huán)承擔(dān)耐壓的能力，導(dǎo)致了擊穿電壓的大幅下降。因此，理想的情況應(yīng)該是主結(jié)和各環(huán)結(jié)處的電場(chǎng)峰值基本一致，同時(shí)達(dá)到臨界電場(chǎng)強(qiáng)度，此時(shí)可以得到最佳的耐壓。

經(jīng)過仿真優(yōu)化，主結(jié)和埋層的間距為20μm，埋層和第一場(chǎng)限環(huán)的距離為45 μm，后面的環(huán)間距依次為40，40，45，50，60，70 μm。此時(shí)的擊穿電壓為3 439 V，終端長度為1 000 μm。同常規(guī)的場(chǎng)限環(huán)結(jié)構(gòu)相比，在相同耐壓的情況下，終端面積減小了接近30%。圖2為終端發(fā)生擊穿時(shí)仿真特性曲線。由圖2（a）可以看到擊穿電壓在3 400 V以上；圖2（b）顯示終端擊穿時(shí)擊穿電流的分布，可以看到擊穿時(shí)電流在每個(gè)環(huán)上較為均勻地流過，并在主結(jié)的邊緣電流最為集中，即主結(jié)邊緣是擊穿點(diǎn)的位置；圖2（c）顯示的是擊穿時(shí)主結(jié)位置的縱向電場(chǎng)分布，可以看到每個(gè)環(huán)上的電場(chǎng)較為一致，接近于臨界擊穿電場(chǎng)，主結(jié)邊緣處的電場(chǎng)稍微高出一點(diǎn)，這就保證了擊穿電壓能達(dá)到一個(gè)較優(yōu)值。

(a) 電流-電壓關(guān)系曲線

(b)擊穿電流曲線

(c)表面電場(chǎng)分布

圖2 終端發(fā)生擊穿時(shí)仿真特性曲線

Fig.2 Simulated characteristics of the proposed structure at breakdown

1.3 埋層參數(shù)的影響及優(yōu)化

埋層作用的本質(zhì)是在主結(jié)周圍引入負(fù)電荷，這些負(fù)電荷可以分散主結(jié)邊緣處集中的電場(chǎng)，從而提高耐壓。下面結(jié)合圖3來說明埋層的濃度對(duì)于終端耐壓的影響。如果埋層的濃度過大，則分散主結(jié)邊緣處電場(chǎng)的作用非常明顯，但是這會(huì)在埋層的邊緣處引起電場(chǎng)的集中，即將擊穿點(diǎn)從主結(jié)的邊緣轉(zhuǎn)移到了埋層的邊緣，耐壓會(huì)出現(xiàn)顯著降低。如果埋層的濃度過小，則緩解電場(chǎng)集中的能力不足，電場(chǎng)仍然會(huì)在主結(jié)邊緣集中，耐壓會(huì)出現(xiàn)大幅度的下降。如圖3所示，埋層的濃度在1.8×1015cm–3處會(huì)出現(xiàn)一個(gè)最優(yōu)值，無論濃度高還是低，耐壓都會(huì)出現(xiàn)大幅的降低。

埋層的長度是另一個(gè)關(guān)鍵參數(shù)，如圖4所示為埋層的長度對(duì)擊穿電壓的影響。當(dāng)埋層長度較小時(shí)，埋層更容易全耗盡。但是由于此時(shí)埋層包含的總電荷量較少，這就使得埋層對(duì)主結(jié)邊緣電場(chǎng)影響較小，擊穿電壓較低。當(dāng)埋層的長度逐漸增加時(shí)，埋層的作用會(huì)得到充分的發(fā)揮，擊穿電壓逐漸升高。但是當(dāng)埋層的長度增大到一定程度的時(shí)候，擊穿電壓保持穩(wěn)定甚至有一定的下降。這種現(xiàn)象的原因是埋層邊緣的電場(chǎng)出現(xiàn)明顯增大，擊穿點(diǎn)從主結(jié)處轉(zhuǎn)移到了埋層的邊緣處或者后面的場(chǎng)限環(huán)上，引起了器件的提前擊穿。此外較大的埋層長度也會(huì)引起終端面積的浪費(fèi)，造成終端效率的下降。從圖4中可以看到，當(dāng)埋層的長度為180 μm時(shí)，擊穿電壓有最優(yōu)值3439 V。

2 結(jié)論

提出一種高壓功率器件的新型終端技術(shù)，該技術(shù)采用P–埋層結(jié)合P+場(chǎng)限環(huán)的結(jié)構(gòu)，有效降低了主結(jié)邊緣處的曲率效應(yīng)，提高了擊穿電壓。仿真結(jié)果表明，新型終端技術(shù)在實(shí)現(xiàn)耐壓3439 V的情況下終端長度為1000 μm，相比于傳統(tǒng)的場(chǎng)限環(huán)結(jié)構(gòu)終端長度減小了近30%。因此，本文所提出的新型終端技術(shù)對(duì)高壓功率器件終端設(shè)計(jì)具有一定的借鑒意義。

[1] LINDER S. Power semiconductors[M]. Switzerland: EPFL Press, 2006: 183-192.

[2] ZHANG B. Power semiconductor device and smart power ICs fourth[D]. Chengdu: University of Electronics Science and Technology of China，2011．

[3] HE J, ZHANG X, WANG Y Y. A concise analytical approach for predicting voltage and edge peak field profiles of planar junction with a single floating field limiting ring [J]. Int J Electron, 2011, 88(8)：903–904.

[4] CHEN X B. Power MOSFET and high voltage integrated circuit[D]. Nanjing, China：The Publishing Company of the Southeast University, 1989.

[5] STRENG R, GOSELE U, FELLINGER C, et al. Varation of lateral doping as a field terminator for high-voltage power devices [J]. IEEE Trans Electron Device, 1986, 33(3): 426–428.

[6] CHEN X B. Lateral low-side and high-side high-voltage devices: USA, 6998681[P]. 2006-02-14.

[7] CHENG J J, CHEN X B. A practical approach to enhance yield of OPTVLD products [J]. IEEE Electron Device Lett, 2013, 34(2): 289–291.

[8] CHENG J J, CHEN X B. New planar junction edge termination technique using OPTVLD with a buried layer [J]. IEEE Trans Electron Devices, 2013, 60(7): 2428–2431.

[9] BALIGA B J. Fundamentals of power semiconductor devices[M]. Berlin, Germany: Springer Science & Business Media, 2010.

A novel junction termination with P–buried layer

ZHOU Rong1, ZHANG Yumeng2, LI Zehong2, XIONG Jingzhi2, ZHANG Jinping2

(1.Yongguang Electronics Limited of China Zhenhua Group, Guiyang 550018, China; 2. State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Sciance and Technology of China, Chengdu 610054, China)

Normal field limited rings technology has low efficiency in the area of high-voltage power device due to lots of rings and large area. This paper introduced a novel junction termination with P–buried layer to reduce electric field concentration of main junction fringe and increase breakdown voltage. The simulated results show that the proposed edge termination structure has a breakdown voltage of 3 439 V with a total width of 1000 μm, which is reduced by more than 30% compared to that of the conventional field limiting rings structure, such as Infineon’s 3 300 V product.

electric field ; breakdown voltage; termination technology; field limited rings; P–buried layer; termination width

10.14106/j.cnki.1001-2028.2016.09.008

TN386.1

A

1001-2028（2016）09-0037-04

2016-07-09 通訊作者：李澤宏

國家自然科學(xué)基金項(xiàng)目資助（No.61474017；No.51307014）

李澤宏（1970－），男，重慶人，教授，主要從事功率半導(dǎo)體器件和集成電路的研究，E-mail: lizh@uestc.edu.cn；周嶸（1980－），男，貴州貴陽人，工程師，主要研究方向?yàn)樾滦凸β拾雽?dǎo)體器件及其可靠性設(shè)計(jì)與應(yīng)用，E-mail: 18984072828@189.cn。

網(wǎng)絡(luò)出版時(shí)間：2016-09-02 11:04:50 網(wǎng)絡(luò)出版地址：http://www.cnki.net/kcms/detail/51.1241.tn.20160902.1104.001.html

（編輯：陳豐）