李 旭，馮全源

?

一種瞬態(tài)增強的無外接電容LDO電路設(shè)計

李 旭，馮全源

（西南交通大學(xué) 微電子研究所，四川 成都 611756）

設(shè)計了以增強型AB跟隨器作為緩沖級的帶瞬態(tài)增強電路的線性穩(wěn)壓器（LDO）。在保證LDO環(huán)路穩(wěn)定性的同時，將增強型AB跟隨器的偏置電流改為動態(tài)偏置電流，同時加入瞬態(tài)增強電路來改善系統(tǒng)重載到輕載來回跳變時的瞬態(tài)性能。仿真結(jié)果表明，該穩(wěn)壓器輸入電壓2.7~5 V，輸出電壓2.5 V，壓差200 mV，電路空載時靜態(tài)電流18 μA，最大負(fù)載電流100 mA；在輸出電容為100 pF時，負(fù)載電流以99×10–3A/μs跳變，輸出電壓下沖和過沖分別為89 mV和110 mV，均在1.5內(nèi)恢復(fù)穩(wěn)定。

低壓差線性穩(wěn)壓器；快速瞬態(tài)響應(yīng)；外接電容；動態(tài)電流；增強型AB跟隨器；低靜態(tài)電流

低壓差線性穩(wěn)壓器（Low Dropout Regulator, LDO）作為電源管理系統(tǒng)的重要組成部分，以其低噪聲、低成本、負(fù)載瞬態(tài)響應(yīng)快等優(yōu)點廣泛應(yīng)用于各類電子設(shè)備中[1-4]。無外接電容的LDO既可直接集成在片上系統(tǒng)內(nèi)部，單獨使用時又可節(jié)省PCB面積，因此成為目前研究的熱點[5]。目前無外接電容LDO設(shè)計的主要難點是在不同負(fù)載條件下的穩(wěn)定性和負(fù)載變化時輸出電壓波動太大問題。文獻[6]采用一種AB類OTA誤差放大器只能保證系統(tǒng)負(fù)載電流在0.5~200 mA范圍內(nèi)穩(wěn)定，并且其過沖電壓和靜態(tài)功耗較大；文獻[7]提出的LDO雖然靜態(tài)功耗低，但是其過沖電壓和恢復(fù)時間較大，并且系統(tǒng)只能在負(fù)載電流為100 μA~100 mA的范圍內(nèi)保證足夠的相位裕度。

針對無外接電容LDO的穩(wěn)定性問題和瞬態(tài)響應(yīng)問題，本文提出的LDO電路采用文獻[5]提出的增強型AB跟隨器作為緩沖級，在保證LDO環(huán)路穩(wěn)定性的同時，將增強型AB跟隨器的偏置電流改進為動態(tài)偏置電流以提高輕載到重載的瞬態(tài)性能。另外針對從重載到輕載時，輸出電壓過沖，本文提出了一種新型的負(fù)載瞬態(tài)增強電路，有效減小了輸出電壓過沖。

1 無外接電容LDO性能分析

圖1所示為一種典型的無外接電容LDO結(jié)構(gòu)，緩沖級用于將誤差放大器高輸出阻抗和功率管MP的寄生電容CP隔離，避免形成低頻極點。對圖1所示LDO小信號分析可得環(huán)路增益為

式中：EA為誤差放大器輸出電阻；m為米勒補償電容；ob為緩沖器輸出電阻；P為功率管寄生電容；L為寄生的負(fù)載電容，電容值一般為10~100 pF[6-7]；L為負(fù)載電阻。由式（1）可知，環(huán)路中存在三個極點，包括米勒補償?shù)闹鳂O點、緩沖級和功率管寄生電容形成的次極點、輸出級等效負(fù)載電容和負(fù)載電阻形成的極點，三個極點對LDO穩(wěn)定性設(shè)計帶來極大的挑戰(zhàn)。

圖2所示為電路負(fù)載電流瞬態(tài)變化時輸出電壓的變化曲線，輸出電壓變化量Dout和恢復(fù)時間D可表示為

式中：Dout為負(fù)載電流變化量；為環(huán)路帶寬；SR為功率管柵極驅(qū)動電流。由式（2）和式（3）可知，要減小Dout可通過增大帶寬BW和SR。本文采用瞬態(tài)增強電路來動態(tài)增加SR，在不改變環(huán)路穩(wěn)定性的同時增加負(fù)載瞬態(tài)響應(yīng)速度。

2 無外接電容LDO電路實現(xiàn)

無外接電容LDO電路如圖3所示，主要由OTA型誤差放大器、增強型AB跟隨器、瞬態(tài)增強電路、功率級和反饋電阻組成。

2.1 增強型AB跟隨器

增強型AB跟隨器[5]如圖4所示，電路由M10、M11、M12、M13組成。M11、M12為電流鏡，流過M12的電流等于流過M11管與M13管之和。其中M12的電流為恒定電流，M11電流為M5的鏡像電流，其電流大小在動態(tài)時可變，可以提高LDO瞬態(tài)響應(yīng)性能。電路靜態(tài)工作點可由M11、M12的電流值確定。

在靜態(tài)時，對增強型AB跟隨器進行小信號分析，其小信號模型如圖5所示。

分析得增強型AB跟隨器的電壓增益為

式中：mi為對應(yīng)MOS管的跨導(dǎo)；oi為輸出電阻；P為LDO功率管寄生電容，大概幾個pF。

由式（4）可知，增強型AB跟隨器的直流電壓增益為1，其輸出阻抗為

跟隨器電路存在一個極點P1：

由上面的分析可知，相對于傳統(tǒng)的源極跟隨器，增強型AB跟隨器輸出阻抗更低，可將LDO系統(tǒng)中跟隨器與功率管寄生電容形成的極點推到單位增益帶寬之外。

在動態(tài)時，當(dāng)負(fù)載電流從輕載跳到重載時，輸出電壓降低，由于補償電容Cm的存在，誤差放大器M9對Cm放電，輸出電壓a緩慢降低，M10管電流緩慢增加，但是隨著輸出電壓降低，誤差放大器中M5管電流迅速減小，則M11管電流迅速減小，而此時M10管電流增大，所以M13管柵極電位迅速升高，M13電流增大，將功率管寄生電容CP上的電荷放掉，輸出電壓c降低，增大負(fù)載電流，穩(wěn)定輸出電壓，所以將M11管固定偏置電流改為動態(tài)的偏置電流能提高輕載到重載的瞬態(tài)響應(yīng)性能。

2.2 瞬態(tài)增強電路

增強型AB跟隨器只能加快負(fù)載電流增大時的瞬態(tài)響應(yīng)，因此需要增加額外的瞬態(tài)增強電路來改善負(fù)載減小時的瞬態(tài)響應(yīng)性能。

瞬態(tài)增強電路由bias2、Ca、M13、M14、M15、R1組成。bias2和M13為直流偏置，M14、R1可看作共源級放大器，靜態(tài)時流過R1電流形成的壓差小于M15的開啟電壓，靜態(tài)時不對系統(tǒng)產(chǎn)生影響。Ca用于檢測輸出電壓的變化，在穩(wěn)態(tài)時，LDO輸出out沒有變化，當(dāng)負(fù)載增大時，輸出電壓out減小，經(jīng)Ca耦合，M14柵極減小，M14電流減小，M15不能導(dǎo)通，不對功率管產(chǎn)生影響；當(dāng)負(fù)載變小時，輸出電壓增大，M14柵極增大，電流增大，M15導(dǎo)通，電流對功率管寄生電容CP充電，c增大，輸出電流減小，輸出電壓回到設(shè)定電壓值。

由上面的分析可知，在靜態(tài)時瞬態(tài)增強電路輸出電流sr為0，瞬態(tài)響應(yīng)電路在靜態(tài)時不會對原本的LDO環(huán)路穩(wěn)定性造成影響。

2.3 LDO環(huán)路穩(wěn)定性分析

本文提出的LDO電路小信號模型見圖6。

由于誤差放大器輸出端寄生電容1<

式中：mi為對應(yīng)MOS管的跨導(dǎo)；oi為輸出電阻；P為LDO功率管寄生電容；L為負(fù)載電容；L為負(fù)載電阻和功率管導(dǎo)通電阻并聯(lián)值。

系統(tǒng)中主要包含兩個極點

其主極點由誤差放大器輸出電阻和米勒等效電容形成，次極點由輸出級等效負(fù)載電容CL與RL形成。由式（9）可知，系統(tǒng)的次極點隨著負(fù)載變化而變化，負(fù)載電流越小，次極點越小，對環(huán)路穩(wěn)定性影響越大，尤其在空載時，次極點最小，環(huán)路很難穩(wěn)定。

3 仿真結(jié)果

本文的LDO基于0.18 μm BCD工藝進行設(shè)計，并用HSPICE軟件對提出的LDO電路進行仿真驗證。

圖7為在25°時，負(fù)載電流在0，50 μA，1 mA，100 mA時的環(huán)路頻率特性仿真結(jié)果。由圖7可知，系統(tǒng)在負(fù)載電流為50 μA時，環(huán)路相位裕度為45°，在1 mA，100 mA時相位裕度都為87°左右，可見系統(tǒng)負(fù)載電流在50 μA~100 mA范圍內(nèi)具有良好的穩(wěn)定性。

圖8給出了負(fù)載瞬態(tài)響應(yīng)仿真結(jié)果，當(dāng)負(fù)載電流從1~100 mA以99×10–3A/μs跳變時，輸出電壓最大下沖89 mV，經(jīng)過1.5 μs恢復(fù)穩(wěn)定；當(dāng)負(fù)載電流從100~1 mA以99×10–3A/μs跳變時，輸出電壓最大上沖110 mV，經(jīng)過1.5 μs左右恢復(fù)穩(wěn)定。

表1是本文的LDO性能仿真結(jié)果與其他參考文獻對比情況?？梢姳疚牡腖DO在功耗、負(fù)載瞬態(tài)響應(yīng)速度和輸出電壓過沖等參數(shù)均有比較好的性能。

表1 與其他參考文獻性能對比

Tab.1 performance comparison with references

文獻[3][6][7]本文 工藝/μm0.350.110.350.18 VDrop/mV500200200200 CL/pF1040100100 Iload/mA0~2000.5~2000.1~1000.05~100 IQ/μA4641.51.2~1418 △Vout/mV140385230100 tset/μs161.152.71.5

4 結(jié)論

設(shè)計了一種帶瞬態(tài)增強電路的無外接電容LDO電路。仿真結(jié)果表明，該電路綜合性能優(yōu)于一般的無外接電容LDO系統(tǒng)。該電路在全負(fù)載范圍內(nèi)保持穩(wěn)定，負(fù)載電流在50 μA~100 mA范圍內(nèi)環(huán)路相位裕度大于45°。當(dāng)負(fù)載電流以99×10–3A/μs跳變時，輸出電壓下沖89 mV，上沖110 mV，平均響應(yīng)時間1.5 μs，響應(yīng)速度極快。靜態(tài)電流18 μA，本電路適合于快速瞬態(tài)響應(yīng)的低功耗系統(tǒng)。

[1] 楊潔, 曾云. 一種快速瞬態(tài)響應(yīng)的無片外電容LDO的設(shè)計 [J]. 微電子學(xué)與計算機, 2012, 29(8): 123-126.

[2] 唐宇, 馮全源. 一種適用于高壓電源管理的無輸出電容自基準(zhǔn)低壓差線性穩(wěn)壓器 [J]. 電子器件, 2014, 27(1): 26-29.

[3] 胡佳俊, 陳后鵬. 一種瞬態(tài)響應(yīng)增強的片上LDO系統(tǒng)設(shè)計 [J]. 微電子學(xué), 2012, 42(3): 376-379.

[4] 王晉雄, 原義棟, 張海峰. 一種低功耗無電容型LDO的設(shè)計 [J].半導(dǎo)體技術(shù), 2011, 36(4): 316-321.

[5] LOPEZMARTIN A J, RAMIREZANGULO J, CARVA J, et al. Power-efficient class AB CMOS buffer [J]. Electron Lett, 2009, 45(2): 89-90.

[6] Kim Y I, Lee S S. A capacitor less LDO regulator with fast feedback technique and low-quiescent current error amplifier [J]. Circuit Syst II: Express Briefs, IEEE Trans, 2013, 60(6): 326-330.

[7] Qu x, Zhou z k B, Zhang b, et al. An ultra- -power fast transient capacitor free low-dropout regulator with assistant push-pull output stage [J]. IEEE Trans Circuits Syst II, Exp Briefs, 2013, 60(2): 96-100.

[8] Guo j, Leung k n. A 6-μW chip-area-efficient output capacitor less LDO in 90-nm CMOS technology [J]. IEEE J Solid-State Circuits, 2010, 45(9): 1896-1905.

Design of a capacitor-less low-dropout regulator with transient response enhancement circuit

LI Xu, FENG Quanyuan

(Institute of Microelectronics, Southwest Jiaotong University, Chengdu 611756, China)

A low dropout regulator with transient response enhancement circuit was designed based on enhanced AB follower as buffer. Under the premise of ensuring the LDO loop stability, the bias current of enhanced AB follower was changed to dynamic bias current and a transient enhancement circuit was introduced. The load current’s transient performance was improved when the heavy load jumps into light load to and fro. Simulation results show that when the input voltage range is from 2.7 V to 5 V, the output voltage is 2.5 V, and the dropout voltage is 200 mV. The LDO can supply a load current in 0－100 mA and the quiescent current is 18 μA for empty load, and the output voltage gets stable in 1.5 μs at 100 pF of output capacitances, 99×10–3A/μs of load current step, 89 mV of undershoot voltage, and 110 mV of overshoot voltage.

LDO; fast-transient response; capacitor at the output node; dynamic current; enhanced AB follower; low quiescent current

10.14106/j.cnki.1001-2028.2016.09.011

TN624

A

1001-2028（2016）09-0049-04

2016-07-22 通訊作者：馮全源

國家自然科學(xué)基金重點項目資助（No. 61531016）；國家自然科學(xué)基金面上項目資助（No. 61271090）；四川省科技支撐計劃項目資助（No.2016GZ0059；No.2015GZ0103）

馮全源（1963－），男，江西景德鎮(zhèn)人，博士，教授，主要從事集成電路、RFID技術(shù)、功率半導(dǎo)體技術(shù)的研究，E-mail: fengquanyuan@163.com ；李旭（1991－），男，四川眉山人，研究生，主要從事模擬集成電路設(shè)計研究，E-mail: 1475447998@qq.com 。

網(wǎng)絡(luò)出版時間：2016-09-02 11:11:57 網(wǎng)絡(luò)出版地址： http://www.cnki.net/kcms/detail/51.1241.TN.20160902.1111.012.html

（編輯：陳渝生）