鄒　虹，紀(jì)龍蟄，邢園丁，趙　艷，張繼軍

(西北核技術(shù)研究所，陜西 西安 710024)

?

基于FPGA多模時(shí)間同步觸發(fā)系統(tǒng)的研究與設(shè)計(jì)

鄒虹，紀(jì)龍蟄，邢園丁，趙艷，張繼軍

(西北核技術(shù)研究所，陜西 西安 710024)

摘要:分布式測(cè)試系統(tǒng)需要對(duì)不同基站的測(cè)試觸發(fā)脈沖進(jìn)行時(shí)間同步，利用衛(wèi)星導(dǎo)航系統(tǒng)的授時(shí)功能可以實(shí)現(xiàn)高精度的時(shí)頻校準(zhǔn)和同步定時(shí). 本文設(shè)計(jì)了由GPS/BD2雙模接收機(jī)和本地高穩(wěn)晶振組成的多模時(shí)間同步觸發(fā)系統(tǒng)，用FPGA作為主控制器進(jìn)行系統(tǒng)與上位機(jī)的數(shù)據(jù)通信和指令操作，完成了系統(tǒng)的硬件電路研制與用戶界面編程，實(shí)現(xiàn)了對(duì)不同測(cè)試基站的高精度授時(shí)與同步脈沖觸發(fā)功能.

關(guān)鍵詞:分布式測(cè)試系統(tǒng)； 衛(wèi)星授時(shí)； FPGA； 同步脈沖觸發(fā)

0引言

分布式測(cè)試系統(tǒng)具有容錯(cuò)力強(qiáng)、 可靠性高、 安全性好等優(yōu)點(diǎn)，廣泛應(yīng)用在爆炸探測(cè)、 衛(wèi)星發(fā)射、 導(dǎo)航制導(dǎo)、 無線通信、 目標(biāo)跟蹤、 定位識(shí)別等領(lǐng)域. 在特殊的應(yīng)用環(huán)境和測(cè)試范圍下，為了使多個(gè)測(cè)試基站能夠同步實(shí)時(shí)捕獲到含有高頻成分的動(dòng)態(tài)被測(cè)信號(hào)，需要為各測(cè)試基站提供準(zhǔn)確度較高的時(shí)間同步觸發(fā)脈沖，以保證整個(gè)分布式測(cè)試系統(tǒng)協(xié)同可靠地工作[1-3].

利用衛(wèi)星導(dǎo)航系統(tǒng)的精密授時(shí)功能完成地面站點(diǎn)的定時(shí)服務(wù)和時(shí)間同步已越來越多地應(yīng)用在武器裝備、 移動(dòng)通信、 電力系統(tǒng)、 大地測(cè)量、 金融市場(chǎng)等國防建設(shè)和國民經(jīng)濟(jì)的各個(gè)方面，在時(shí)間基準(zhǔn)和頻率傳遞中發(fā)揮了重要的基礎(chǔ)性作用[4-6].

本文采用GPS/BD2雙模授時(shí)接收機(jī)和高穩(wěn)恒溫晶振作為本地時(shí)鐘源的多模式組合方式，設(shè)計(jì)了基于FPGA的分布式測(cè)試時(shí)間同步觸發(fā)系統(tǒng). 系統(tǒng)中包含的GPS、 BD2和本地晶振3種授時(shí)信號(hào)源互為備份，統(tǒng)一馴服到與基準(zhǔn)秒脈沖(1 PPS)上升沿對(duì)齊，為分布式測(cè)試系統(tǒng)中的各基站提供可控、 可測(cè)的高精度時(shí)間同步觸發(fā)信號(hào).

1系統(tǒng)原理與總體設(shè)計(jì)

1.1多模同步觸發(fā)的基本原理

隨著衛(wèi)星導(dǎo)航技術(shù)的發(fā)展，用戶終端的定位與授時(shí)精度越來越高，不同站點(diǎn)的接收機(jī)通過結(jié)算衛(wèi)星發(fā)播的授時(shí)信號(hào)獲得當(dāng)前時(shí)間信息的誤差通?？梢钥刂圃诩{秒量級(jí)，可以滿足一般的分布式測(cè)試系統(tǒng)對(duì)于時(shí)間同步的精度要求，各測(cè)試基站在配置導(dǎo)航授時(shí)接收機(jī)后就可以通過統(tǒng)一溯源的方式實(shí)現(xiàn)本地時(shí)鐘的精準(zhǔn)對(duì)齊[7,8].

在某些特定場(chǎng)合(如山洞、 隧道、 叢林、 深谷等)，常因接收不到衛(wèi)星信號(hào)而導(dǎo)致時(shí)間同步功能中斷，為保證測(cè)試系統(tǒng)的精密守時(shí)，需要設(shè)置守時(shí)備份單元，并不斷對(duì)其進(jìn)行測(cè)試和校準(zhǔn)，使得馴服后本地守時(shí)鐘的輸出信號(hào)與衛(wèi)星鐘的時(shí)刻精確對(duì)齊. 這個(gè)過程包括頻率比對(duì)、 閉環(huán)控制、 相位差計(jì)算、 時(shí)間間隔測(cè)量等技術(shù)環(huán)節(jié)，經(jīng)過校準(zhǔn)的本地守時(shí)鐘就可以作為導(dǎo)航衛(wèi)星在一段時(shí)間內(nèi)的替代者，完成對(duì)分布式測(cè)試系統(tǒng)各基站的時(shí)間同步觸發(fā)功能[9,10].

1.2系統(tǒng)總體方案設(shè)計(jì)

多模時(shí)間同步觸發(fā)系統(tǒng)的總體方案設(shè)計(jì)如圖1 所示.

圖1　時(shí)間同步系統(tǒng)總體方案設(shè)計(jì)Fig.1　The scheme design of the time synchronization system

系統(tǒng)采用雙模導(dǎo)航授時(shí)用戶終端同時(shí)接收GPS系統(tǒng)和BD2系統(tǒng)的衛(wèi)星信號(hào)，經(jīng)過基帶處理后輸出兩路秒脈沖信號(hào)GPS_1 PPS和BD2_1 PPS，均溯源到協(xié)調(diào)世界時(shí)(UTC). 主控制器同時(shí)采集經(jīng)過優(yōu)選后的秒脈沖信號(hào)U1PPS和經(jīng)過晶振50 MHz輸出分頻后得到的OCXO_1 Hz時(shí)鐘信號(hào)，利用時(shí)間間隔測(cè)量的方法比對(duì)二者之間的相位差，通過控制信號(hào)對(duì)晶振的壓控調(diào)諧作用，逐步減小它們之間的差值. 經(jīng)過閉環(huán)控制過程的不斷校準(zhǔn)和修正，最終使得衛(wèi)星接收機(jī)輸出的U1PPS和晶振輸出的1 Hz時(shí)鐘的上升沿對(duì)齊，再經(jīng)過信號(hào)的調(diào)理和放大等后端處理環(huán)節(jié)生成可以用于分布式測(cè)試基站的觸發(fā)脈沖，從而實(shí)現(xiàn)時(shí)間同步的目的[11].

整個(gè)時(shí)間同步觸發(fā)系統(tǒng)中，來自導(dǎo)航衛(wèi)星的基準(zhǔn)時(shí)間作為授時(shí)鐘使用，而系統(tǒng)的守時(shí)鐘由本地高穩(wěn)晶振和時(shí)鐘馴服模塊組成. GPS_1 PPS，BD2_1 PPS和OCXO_1 Hz時(shí)鐘信號(hào)同時(shí)提供給測(cè)試系統(tǒng)，根據(jù)3者的時(shí)間精度設(shè)定優(yōu)先級(jí)從高到低分別為： GPS_1 PPS≥BD2_1 PPS≥OCXO_1 Hz，當(dāng)某一系統(tǒng)的授時(shí)信號(hào)出現(xiàn)較大偏差或者因測(cè)試環(huán)境條件限制而無法接收授時(shí)信號(hào)時(shí)，主控制器通過時(shí)鐘選擇模塊自動(dòng)切換到另一系統(tǒng)進(jìn)行不間斷授時(shí)，保證整個(gè)分布式測(cè)試系統(tǒng)的連續(xù)可靠運(yùn)行[12].

在同步觸發(fā)系統(tǒng)的總體方案設(shè)計(jì)中，主控制器通過RS-232或其它數(shù)字通信接口與上位機(jī)連接，在上位機(jī)的指令控制下進(jìn)行數(shù)據(jù)傳輸和信息交換. 同步觸發(fā)系統(tǒng)還應(yīng)設(shè)置人機(jī)交互界面及配套的監(jiān)視顯示控制軟件，以實(shí)現(xiàn)系統(tǒng)的高精度測(cè)試、 自動(dòng)化運(yùn)行和優(yōu)化升級(jí)等功能.

2系統(tǒng)硬件設(shè)計(jì)

2.1器件選型

雙模授時(shí)接收機(jī)選用芯星通公司的高性能SoC芯片UM220-T，它能夠同時(shí)接收GPS的L1和BD2的B1兩個(gè)頻點(diǎn)的衛(wèi)星信號(hào)，支持單系統(tǒng)獨(dú)立使用和雙系統(tǒng)聯(lián)合使用兩種工作方式，無需外接CPU即可直接輸出標(biāo)準(zhǔn)NMEA 0183導(dǎo)航電文，具有3個(gè)RS-232串行通信接口，提供1個(gè)輸出脈寬和極性均可調(diào)節(jié)的1 PPS秒脈沖信號(hào).

主控制器選用Xilinx公司的Spartan 6系列FPGA芯片，它的內(nèi)部存儲(chǔ)資源豐富，具有高速的外部數(shù)據(jù)接口，可在Xilinx ISE 12.3開發(fā)平臺(tái)通過VHDL或Verilog HDL兩種硬件描述語言進(jìn)行程序設(shè)計(jì)，完成對(duì)雙模接收機(jī)輸出信號(hào)的處理、 對(duì)本地晶振的實(shí)時(shí)校準(zhǔn)以及同步觸發(fā)時(shí)間的設(shè)定等功能.

其它外設(shè)器件的選型及功能參見表1 所示.

表1　硬件系統(tǒng)中的器件選型

2.2硬件電路設(shè)計(jì)

基于FPGA的多模同步觸發(fā)系統(tǒng)的硬件電路組成如圖2 所示(圖中只顯示授時(shí)模塊、 FPGA，MAX3232等主要模塊和芯片，其余外圍芯片略去).

圖2　同步觸發(fā)系統(tǒng)硬件電路示意圖Fig.2　The circuit diagram of the triggering system

在圖2 中，同步觸發(fā)系統(tǒng)各部分之間的硬件連接和工作過程為： 78L05芯片、 AS1117-3.3芯片和AS1117-1.2芯片分別將+12 V的系統(tǒng)輸入電壓轉(zhuǎn)換為+5 V，+3.3 V和+1.2 V，提供給FPGA及其它外圍芯片使用. 系統(tǒng)加電后，UM220-T模塊通過2 491.75 MHz射頻天線同時(shí)接收GPS系統(tǒng)和BD2系統(tǒng)的衛(wèi)星導(dǎo)航授時(shí)信號(hào)，通過內(nèi)部的RF輸入匹配、 SAW濾波、 解擾解調(diào)、 數(shù)字基帶處理等環(huán)節(jié)解算出標(biāo)準(zhǔn)格式的NMEA 0183導(dǎo)航電文，同時(shí)由數(shù)字通信接口將電文傳輸?shù)紽PGA中進(jìn)行處理. FPGA接收到UM220-T的輸出信號(hào)后，對(duì)電文內(nèi)容進(jìn)行分析，提取其中的時(shí)間、 經(jīng)緯度、 定位精度及衛(wèi)星數(shù)量、 編號(hào)、 載噪比等信息，恢復(fù)出衛(wèi)星提供的協(xié)調(diào)世界時(shí)(UTC)，并將其轉(zhuǎn)換為標(biāo)準(zhǔn)北京時(shí)間(BJT). UM220-T通過PPS管腳將1PPS標(biāo)準(zhǔn)秒脈沖信號(hào)輸出，該管腳由SMA射頻信號(hào)線引出，作為頻率測(cè)試參考信號(hào)直接使用，同時(shí)與FPGA的輸入I/O口EN連接，作為計(jì)時(shí)同步信號(hào)對(duì)本地晶振的周期分頻進(jìn)行上升沿校準(zhǔn). MAX3232芯片實(shí)現(xiàn)TTL電平與RS-232電平的轉(zhuǎn)換和串口驅(qū)動(dòng)功能，將其T1in和R1out管腳分別與FPGA的TXD和RXD管腳相連，T1out和R1in管腳分別與計(jì)算機(jī)的RXD1和TXD1相連； 將其T2in和R2out管腳分別與UM220-T的TXD和RXD管腳相連，T2out和R2in管腳分別與計(jì)算機(jī)的RXD2和TXD2相連. UM220-T輸出的導(dǎo)航電文通過RS-232串行通信接口輸入到計(jì)算機(jī)中，作為顯示控制軟件的實(shí)時(shí)數(shù)據(jù)使用； 用戶手動(dòng)發(fā)送的導(dǎo)航模式切換、 啟動(dòng)方式選擇等操作指令也通過RS-232接口發(fā)送到UM220-T中. FPGA中運(yùn)行的VHDL程序通過JTAG下載器燒錄，計(jì)算機(jī)中顯示控制軟件發(fā)送的定時(shí)、 計(jì)數(shù)、 觸發(fā)信號(hào)和時(shí)間同步等信息通過RS-232接口輸入到FPGA中進(jìn)行數(shù)據(jù)處理.

3系統(tǒng)軟件設(shè)計(jì)

雙模接收機(jī)UM220-T輸出的衛(wèi)星電文格式是基于NMEA 0183通信協(xié)議產(chǎn)生的，該協(xié)議采用ASCII碼進(jìn)行數(shù)據(jù)傳輸，將位置、 速度、 時(shí)間等信息通過串行通信接口送至計(jì)算機(jī)中. 計(jì)算機(jī)通過RS-232接口與UM220-T模塊進(jìn)行數(shù)據(jù)通信，可以從NMEA消息語句中提取用戶所需要的位置、 時(shí)間等信息，再將ASCII碼表示的字符轉(zhuǎn)換為圖形或數(shù)字顯示的形式，同時(shí)能夠向UM220-T發(fā)送規(guī)定格式的指令進(jìn)行模式設(shè)置、 配置信息查詢等操作，這樣便完成了測(cè)試與控制系統(tǒng)用戶界面的設(shè)計(jì).

3.1顯示控制軟件人機(jī)界面設(shè)計(jì)

上位機(jī)的顯示控制軟件是在Borland C++ Builder平臺(tái)上利用C++語言編程并通過MSComm控件的串口通信功能來實(shí)現(xiàn)的. 串口調(diào)試完畢后，UM220-T模塊輸出的電文數(shù)據(jù)通過RS-232接口傳輸?shù)接?jì)算機(jī)中，存儲(chǔ)在輸入輸出緩沖區(qū)中等待讀取命令； 接收完成后，計(jì)算機(jī)將這些信息與通信協(xié)議進(jìn)行比對(duì)，提取出位置、 時(shí)間等參數(shù)信息.

圖3　同步觸發(fā)系統(tǒng)顯示控制軟件Fig.3　The consumer software of the triggering system

對(duì)各控件進(jìn)行編程實(shí)現(xiàn)導(dǎo)航電文的數(shù)字化和圖形化顯示，時(shí)間同步觸發(fā)系統(tǒng)的顯示控制軟件人機(jī)界面，如圖3 所示，其中包括了當(dāng)前北京時(shí)間、 用戶所在經(jīng)緯度、 定位有效標(biāo)識(shí)、 定位精度因子、 解碼后的導(dǎo)航電文等信息，另外可以通過相應(yīng)按鍵發(fā)送指令進(jìn)行導(dǎo)航模式、 啟動(dòng)方式、 串口參數(shù)的選擇操作. 基于C++ Builder 和MSComm控件設(shè)計(jì)的該顯示控制軟件界面友好、 信息量充足、 測(cè)試精度高、 軟件修改簡(jiǎn)便、 連續(xù)性與實(shí)時(shí)性強(qiáng)，利用圖形和數(shù)碼顯示的方式進(jìn)行數(shù)據(jù)處理分析具有更強(qiáng)的可讀性和直觀性.

在進(jìn)行時(shí)間同步觸發(fā)工作時(shí)，用戶通過“開始時(shí)間”對(duì)觸發(fā)脈沖發(fā)出的時(shí)刻進(jìn)行設(shè)定(圖3中的“開始時(shí)間： 16時(shí)52分20秒”)，軟件可以自動(dòng)計(jì)算該時(shí)刻與當(dāng)前時(shí)刻(圖3中的“北京時(shí)間： 16時(shí)51分04秒”)的間隔(圖3中的“剩余時(shí)間： 76秒”)，當(dāng)本地時(shí)間等于設(shè)定的“開始時(shí)間”時(shí)，系統(tǒng)通過硬件電路發(fā)出觸發(fā)脈沖，驅(qū)動(dòng)各基站設(shè)備進(jìn)行同步測(cè)試. 軟件系統(tǒng)在計(jì)算出時(shí)間間隔后，將其轉(zhuǎn)換為16進(jìn)制碼(圖中的“HEX碼： 4C”)并通過RS-232接口將該數(shù)據(jù)傳輸?shù)紽PGA中，F(xiàn)PGA啟動(dòng)對(duì)晶振輸出脈沖的分頻計(jì)數(shù)和觸發(fā)信號(hào)定時(shí)程序，即將50 MHz 分頻為1 Hz后開始計(jì)時(shí)，當(dāng)累積計(jì)到76 s時(shí)FPGA控制觸發(fā)電平生成電路發(fā)出觸發(fā)信號(hào). 通過上述過程，系統(tǒng)即可實(shí)現(xiàn)由導(dǎo)航衛(wèi)星和本地晶振相互備份進(jìn)行定時(shí)的冗余功能，即便系統(tǒng)無法收到衛(wèi)星發(fā)播的無線電信號(hào)，也不會(huì)因頻率失鎖造成計(jì)時(shí)的混亂，而是在檢測(cè)到衛(wèi)星信號(hào)丟失后自動(dòng)切換授時(shí)模式，依靠經(jīng)過馴服和校準(zhǔn)后的本地晶振繼續(xù)完成定時(shí)工作，這就達(dá)到了分布式測(cè)試系統(tǒng)“多模時(shí)間同步觸發(fā)”的設(shè)計(jì)目的.

3.2本地守時(shí)晶振的馴服

通過VHDL語言編程實(shí)現(xiàn)對(duì)本地高穩(wěn)晶振的馴服和校準(zhǔn). 當(dāng)FPGA的EN端口檢測(cè)到1 PPS的上升沿時(shí)，程序控制對(duì)晶振輸出的50 MHz脈沖進(jìn)行分頻計(jì)數(shù)，通過設(shè)定計(jì)數(shù)器的初始賦值來改變分頻后的周期與占空比(本系統(tǒng)設(shè)定的周期是1 s，占空比是50%)，這樣就可以達(dá)到晶振分頻后輸出的OCXO_1 Hz 脈沖與衛(wèi)星時(shí)鐘的1 PPS上升沿精確對(duì)齊，以實(shí)現(xiàn)對(duì)守時(shí)鐘的馴服和校準(zhǔn).

上述馴服和校準(zhǔn)過程并不是在主程序運(yùn)行的整個(gè)階段不間斷進(jìn)行的，而是根據(jù)系統(tǒng)對(duì)于同步觸發(fā)精度的要求而定時(shí)工作的，這樣每次校準(zhǔn)后，都能夠保證在后續(xù)的一段時(shí)間內(nèi)分頻得到的OCXO_1 Hz脈沖與1 PPS上升沿精確對(duì)齊，誤差控制在很小的范圍內(nèi)，并且在下一次校準(zhǔn)時(shí)將誤差清零，重新開始分頻計(jì)數(shù)，避免了由于晶振較差的長期穩(wěn)定性或頻率的漂移所造成的誤差積累導(dǎo)致同步精度的逐漸降低.

4實(shí)驗(yàn)結(jié)果及分析

將本文中設(shè)計(jì)的兩臺(tái)多模同步觸發(fā)系統(tǒng)(1#與2#)分別部署在兩個(gè)測(cè)試基站進(jìn)行實(shí)驗(yàn)，用示波器觀察兩路輸出信號(hào)并進(jìn)行上跳沿的比對(duì)，結(jié)果如圖4 所示，其中1#曲線表示的測(cè)試通道所采集的是1#多模同步觸發(fā)系統(tǒng)的輸出信號(hào)，而2#曲線表示的測(cè)試通道所采集的是2#多模同步觸發(fā)系統(tǒng)的輸出信號(hào).

圖4　兩臺(tái)系統(tǒng)輸出秒脈沖比對(duì)Fig.4　The output pulse contrast between two systems

從圖4 中可以看出，兩臺(tái)多模同步觸發(fā)系統(tǒng)均輸出連續(xù)穩(wěn)定的1 Hz周期信號(hào)，在每個(gè)計(jì)數(shù)周期內(nèi)，信號(hào)的上升沿均可對(duì)齊，誤差控制在5 μs以內(nèi)，這樣就保證了兩個(gè)不同測(cè)試基站的多模同步觸發(fā)系統(tǒng)的觸發(fā)脈沖信號(hào)在時(shí)間和頻率上的高度同步.

5結(jié)論

本文研制了基于FPGA作為主控制器的多模時(shí)間同步觸發(fā)系統(tǒng)，完成了系統(tǒng)的硬件電路、 操作界面和程序代碼的設(shè)計(jì)，通過接收GPS和BD2兩個(gè)衛(wèi)星導(dǎo)航系統(tǒng)發(fā)播的授時(shí)信號(hào)對(duì)本地守時(shí)鐘進(jìn)行校準(zhǔn)，統(tǒng)一馴服到與1PPS上升沿對(duì)齊，利用衛(wèi)星鐘的授時(shí)信號(hào)和本地晶振的輸出信號(hào)對(duì)觸發(fā)脈沖的啟動(dòng)時(shí)間進(jìn)行設(shè)定，其備份和冗余設(shè)計(jì)有利于在各種環(huán)境和試驗(yàn)條件下保證系統(tǒng)工作的連續(xù)性和可靠性. 經(jīng)測(cè)試，通過實(shí)時(shí)校準(zhǔn)，兩臺(tái)多模同步觸發(fā)系統(tǒng)輸出信號(hào)的同步誤差控制在微秒量級(jí)，觸發(fā)脈沖質(zhì)量和系統(tǒng)連續(xù)運(yùn)行時(shí)間均滿足分布式測(cè)試系統(tǒng)對(duì)同步脈沖的精度要求.

參考文獻(xiàn)：

[1]李卓，開百勝. 一種用于靶場(chǎng)多臺(tái)站的時(shí)間同步電路設(shè)計(jì)[J]. 四川兵工學(xué)報(bào)，2014，35(2)： 55-58.

Li Zhuo, Kai Baisheng. Design for multi-target station time synchronization circuit[J]. Sichuan Weapon Industry Journal, 2014, 35(2): 55-58. (in Chinese)

[2]張九賓，張丕狀，杜坤坤. 無線分布式測(cè)試系統(tǒng)時(shí)間統(tǒng)一技術(shù)的研究[J]. 核電子學(xué)與探測(cè)技術(shù)，2010，30(3)： 380-384.

Zhang Jiubin, Zhang Pizhuang, Du kunkun. The research of wireless distributional test system time synchronization technology[J]. Nuclear Electronics & Detection Technology, 2010, 30(3): 380-384. (in Chinese)

[3]劉洋. 分布式瞬態(tài)信號(hào)采集電路設(shè)計(jì)[D]. 太原： 中北大學(xué)，2013.

[4]馬艷，葉瑋. 分布式導(dǎo)彈測(cè)試系統(tǒng)設(shè)計(jì)[J]. 現(xiàn)代電子技術(shù)，2012，35(21)： 41-44.

Ma Yan, Ye Wei. Design of distributed missile test system[J]. Modern Electronics Technique, 2012, 35(21): 41-44. (in Chinese)

[5]陳威，張丕狀. 分布式測(cè)試系統(tǒng)同步時(shí)鐘校準(zhǔn)的頻率測(cè)量方法[J]. 探測(cè)與控制學(xué)報(bào)，2009，31(5)： 69-76.

Chen Wei, Zhang Pizhuang. Frequency measurement method of synchronization clock calibration in distributed testing system[J]. Journal of Detection & Control, 2009, 31(5): 69-76. (in Chinese)

[6]李本亮，王厚軍，師奕兵. 基于PTP的無線分布式測(cè)試系統(tǒng)時(shí)鐘同步研究[J]. 電子科技大學(xué)學(xué)報(bào)，2010，39(4)： 556-559.

Li Benliang, Wang Houjun, Shi Yibing. Clock synchronization of wireless distributed measurement system based on PTP[J]. Journal of University of Electronic Science and Technology of China, 2010, 39(4): 556-559. (in Chinese)

[7]陳丕龍. 分布式測(cè)試系統(tǒng)中的GPS時(shí)鐘同步系統(tǒng)設(shè)計(jì)[D]. 太原： 中北大學(xué)，2011.

[8]閆逢春. 分布式測(cè)試系統(tǒng)中GPS同步方案研究[J]. 電子測(cè)量，2013，1(2)： 105-107.

Yan Fengchun. Research of GPS synchronous scheme on distributed testing system[J]. Electronic Test, 2013, 1(2): 105-107. (in Chinese)

[9]郭彬，單慶曉，肖昌炎. 電網(wǎng)時(shí)鐘系統(tǒng)的北斗/GPS雙模同步技術(shù)研究[J]. 計(jì)算機(jī)測(cè)量與控制，2011，19(1)： 139-141.

Guo Bin, Shan Qingxiao, Xiao Changyan. A study of Bei-dou and GPS dual-mode synchronization technology for electric power system clock[J]. Computer Measurement & Control, 2011, 19(1): 139-141. (in Chinese)

[10]周大勇，劉鵬，劉樹昌. BD2/GPS高精度同步時(shí)鐘裝置的設(shè)計(jì)與應(yīng)用[J]. 吉林大學(xué)學(xué)報(bào)，2014，32(3)： 262-266.

Zhou Dayong, Liu Peng, Liu Shuchang. Design and application of high-precion time synchronous device based on BD2/GPS[J]. Journal of Jilin University, 2014, 32(3): 262-266. (in Chinese)

[11]姚利紅. 基于FPGA的電力系統(tǒng)GPS/北斗時(shí)間同步裝置[D]. 濟(jì)南： 山東大學(xué)，2013.

[12]王寬，粟欣，曾捷. 一種多體制通信時(shí)間同步算法及其FPGA實(shí)現(xiàn)[J]. 電子產(chǎn)品世界，2010，8： 37-42.

Wang Kuan, Su Xin, Zeng Jie. Timing synchronization algorithm for multimode communication and implementation in FPGA[J]. Electronic Equipment World, 2010, 8: 37-42. (in Chinese)

Research and Design of Multi-Mode Time Synchronization Triggering System Based on FPGA

ZOU Hong, JI Longzhe, XING Yuanding, ZHAO Yan, ZHANG Jijun

(Northwest Institute of Nuclear Technology, Xi’an 710024, China)

Abstract:It is needed to synchronize trigger pulses of different base stations in a distributed testing system. Utilizing the timing service of the satellite navigation systems can implement high precise time and frequency calibration. A multi-mode time synchronization triggering system which was made up of GPS/BD2 dual-mode receiver and local steady crystal oscillator was designed , and FPGA was used as the micro controller to complete the data communication and instruction operation between the system and computer , which achieved the devising of hardware circuits and user interface, realized thehigh precise timing and synchronize triggering functions among different testing base stations.

Key words:distributed testing system; satellite timing; FPGA; synchronized pulse triggering

中圖分類號(hào):TN919.6

文獻(xiàn)標(biāo)識(shí)碼:A

doi:10.3969/j.issn.1671-7449.2016.02.004

作者簡(jiǎn)介：鄒虹(1979-)，女，工程師，碩士，主要從事信號(hào)與信息處理等研究.

收稿日期:2015-10-21

文章編號(hào):1671-7449(2016)02-0114-06