劉建科

摘要：隨著我國(guó)經(jīng)濟(jì)社會(huì)的發(fā)展，電子信息技術(shù)得到了發(fā)展的良好環(huán)境。而作為一種新的電路設(shè)計(jì)環(huán)境，ASEDA能夠以電子系統(tǒng)的設(shè)計(jì)限制與性能為出發(fā)點(diǎn)，將宏模拓?fù)浣Y(jié)構(gòu)積極建立起來，通過綜合與優(yōu)化的層次性發(fā)展，以及宏模型自動(dòng)建立工具的運(yùn)用，實(shí)施仿真，能夠求得系統(tǒng)設(shè)計(jì)的最優(yōu)解，以此促進(jìn)整個(gè)系統(tǒng)設(shè)計(jì)質(zhì)量與準(zhǔn)確性。因此，本課題主要分析了電子設(shè)計(jì)系統(tǒng)的標(biāo)準(zhǔn)與弊端，研究了電子系統(tǒng)設(shè)計(jì)流程與環(huán)境及其特征，從而有助于我國(guó)電子系統(tǒng)設(shè)計(jì)的進(jìn)步與發(fā)展。

關(guān)鍵詞：電子系統(tǒng)；設(shè)計(jì)方法；設(shè)計(jì)環(huán)境

中圖分類號(hào)：TP391 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2016）08-0223-02

Abstract： With the development of China's economic and social development， electronic information technology has been a good environment for development. And as a kind of new circuit design environment. ASEDA can to electronic system design constraints and performance as the starting point， macro mode topology structure and actively set up， through the synthesis and optimization of the level of development， as well as the macro model automatic creation tools used， simulation is carried out， to obtain the optimal system design solution， so as to promote the design quality and accuracy of the whole system. Therefore， this paper mainly analyzes the standards and drawbacks of the electronic design system， studies the process and environment of the electronic system design and its characteristics， which is helpful to the progress and development of the electronic system design in our country.

Key words： electronic system； design method； design environment

作為一種新型技術(shù)形式，電子系統(tǒng)設(shè)計(jì)自動(dòng)化技術(shù)突破了傳統(tǒng)自底向上的設(shè)計(jì)方式，能夠有效權(quán)衡設(shè)計(jì)周期、系統(tǒng)成本以及系統(tǒng)性能之間的關(guān)系，以此實(shí)現(xiàn)我國(guó)電子信息技術(shù)的健康發(fā)展。因此，筆者主要針對(duì)這一問題進(jìn)行分析與研究，從而為我國(guó)的電子信息系統(tǒng)的發(fā)展做出相應(yīng)的貢獻(xiàn)。

1 電子設(shè)計(jì)系統(tǒng)的衡量標(biāo)準(zhǔn)與弊端

所謂電子設(shè)計(jì)自動(dòng)化就是Edlectronic Design Automation，簡(jiǎn)稱為EDA。主要是通過CAD（Computer Aided Design）的技術(shù)，實(shí)施電子系統(tǒng)與專用集成電路設(shè)計(jì)的技術(shù)。隨著向20世紀(jì)90年代的邁進(jìn)，EDA技術(shù)已經(jīng)具有了一些鮮明的特征，如系統(tǒng)仿真、高級(jí)語言描述以及綜合優(yōu)化等，這時(shí)的EDA就被稱作ESDA。以往的電子系統(tǒng)都是借助自底向上的設(shè)計(jì)方式，通過SPICE，將模擬驗(yàn)證方式完成。這種形式需要設(shè)計(jì)者具有較多的設(shè)計(jì)經(jīng)驗(yàn)。目前，EDA借助了自頂向下的途徑，能夠積極權(quán)衡設(shè)計(jì)周期、系統(tǒng)成本與系統(tǒng)性能之間的關(guān)系，屬于層次化的設(shè)計(jì)方式。當(dāng)前很多普通的硬件平臺(tái)能夠?qū)AD軟件的運(yùn)行進(jìn)行支持。這種自頂向上的形式有助于對(duì)整個(gè)項(xiàng)目的劃分與管理，可以使設(shè)計(jì)隊(duì)伍的管理得以簡(jiǎn)化，能夠避免一些不必要的重復(fù)，促進(jìn)設(shè)計(jì)成功率的提升等[1]。

對(duì)于電子自動(dòng)化系統(tǒng)的衡量標(biāo)準(zhǔn)主要有三方面，首先一般性。借助這種自動(dòng)化系統(tǒng)，可以比較準(zhǔn)確地達(dá)到電路與性能的要求；其次是精確性。借助這種設(shè)計(jì)方式，可以積極保證設(shè)計(jì)精度。最后就是有效性。電路設(shè)計(jì)編譯所需時(shí)間，以及綜合優(yōu)化過程中消耗的CPU時(shí)間的有效性等[2]。從目前來看，我國(guó)的電子系統(tǒng)設(shè)計(jì)環(huán)境仍然具有一定的問題。系統(tǒng)層次比較單一，庫(kù)單元不足，結(jié)構(gòu)具有固定性特點(diǎn)，不能進(jìn)行充分地修改與擴(kuò)充；另外，由于自動(dòng)化程度不高，還要借助人工設(shè)計(jì)的方式。另外一些核心算法存在一定的問題，設(shè)計(jì)時(shí)間與精度與理想的要求不符。因此，應(yīng)該積極重視這些問題與弊端，積極總結(jié)以往設(shè)計(jì)環(huán)境的經(jīng)驗(yàn)，運(yùn)用性的電子系統(tǒng)設(shè)計(jì)環(huán)境，促進(jìn)電子系統(tǒng)的積極發(fā)展。

2 ASEDA的設(shè)計(jì)流程與環(huán)境

如圖1所示，電子系統(tǒng)設(shè)計(jì)流程能夠抽象出如此的模式。一方面，設(shè)計(jì)師進(jìn)行概念的設(shè)計(jì)，是針對(duì)要求的設(shè)計(jì)性能與設(shè)計(jì)限制，也就是將系統(tǒng)信號(hào)流程圖積極建立起來。從ASEDA中將模塊選擇出來，達(dá)到ASEDA中進(jìn)行層次化設(shè)計(jì)，對(duì)框架進(jìn)行綜合與優(yōu)化等。接下來，輸出形式應(yīng)該借助電路圖，以及文本格式等，當(dāng)做版圖設(shè)計(jì)級(jí)，進(jìn)行輸入，最終能夠出現(xiàn)VHDL描述。

如圖2所示，ASEDA設(shè)計(jì)的層次化綜合與優(yōu)化流程。這一系統(tǒng)的核心內(nèi)容主要是能夠逐漸分解系統(tǒng)與設(shè)計(jì)限制，使之成為更小的部件與設(shè)計(jì)限制，以此進(jìn)行設(shè)計(jì)綜合，另外每層電路的分析綜合與優(yōu)化過程是相同的[3]。

首先，作為性能要求與設(shè)計(jì)限制文件來說，這些最高層主要是用戶提出的。低層次的則是上一層自動(dòng)生成的。其次，針對(duì)性能要求與設(shè)計(jì)限制，可以選取適當(dāng)?shù)暮昴Ｐ屯負(fù)浣Y(jié)構(gòu)，這主要在相應(yīng)層次的宏模型庫(kù)中生成，主要是根據(jù)模糊匹配的原則，同時(shí)為用戶提供一個(gè)及一個(gè)以上的拓?fù)浣Y(jié)構(gòu)，以此來讓用戶進(jìn)行選擇。若是用戶對(duì)系統(tǒng)自耦東選擇的結(jié)構(gòu)較為滿意，那么便可以進(jìn)行接下來的設(shè)計(jì)工作。若是用戶不滿意，那么必須要進(jìn)行自行修改，并且也要構(gòu)造出新的結(jié)構(gòu)，利用相關(guān)的模型等工具來進(jìn)行宏模型的建立，之后在對(duì)其進(jìn)行設(shè)計(jì)。對(duì)于電路來說，屬于變化多樣的拓?fù)浣Y(jié)構(gòu)，所有用戶的需求對(duì)于一個(gè)單元庫(kù)來說，具有一定的難度，這就需要構(gòu)建新的電路拓?fù)鋄4]。因此，自動(dòng)建立電路宏模型能夠促進(jìn)設(shè)計(jì)效率的提升。

在相應(yīng)的拓?fù)浣Y(jié)構(gòu)被確定之后，要能對(duì)其進(jìn)行參數(shù)方面的優(yōu)化，以及宏模型仿真，并且要以主要設(shè)計(jì)的目標(biāo)以及相關(guān)的限制目標(biāo)進(jìn)行處理，對(duì)系統(tǒng)的性能指標(biāo)以及相關(guān)產(chǎn)量進(jìn)行優(yōu)化。對(duì)于優(yōu)化方法來說，主要方式有以下幾種：首先是最速下降法，此方式能夠在一般情況下進(jìn)行局部最優(yōu)解。其次就是模擬退火法，這是在計(jì)算機(jī)技術(shù)逐漸發(fā)展的過程中，逐漸產(chǎn)生并且得到廣泛應(yīng)用的一種方式。宏模型主要是利用相關(guān)的符號(hào)模擬以及數(shù)值模擬等形式，來對(duì)最終的結(jié)果進(jìn)行優(yōu)化。若是相關(guān)的驗(yàn)證結(jié)構(gòu)域合計(jì)要求存在較大的偏差，那么必須要對(duì)其進(jìn)行重新拓?fù)洌蛘呤沁M(jìn)行結(jié)果方面的優(yōu)化處理。同時(shí)在針對(duì)各個(gè)層次上的仿真，一定要避免將該層次的錯(cuò)誤帶到下一層。以此來充分提升設(shè)計(jì)的成功幾率。

另外，若是宏模型的仿真通過了，那么將要準(zhǔn)備好下一層次的設(shè)計(jì)工作，可以將該層的拓?fù)浣Y(jié)構(gòu)進(jìn)行分解，將其分解成各個(gè)子模塊，同時(shí)也要對(duì)各個(gè)子模塊的功能進(jìn)行分解以及限制，這也就是所謂的對(duì)子模塊進(jìn)行性能指標(biāo)的確定，以及設(shè)計(jì)上的限制。對(duì)于該環(huán)節(jié)的工作來說，其對(duì)下一層的設(shè)計(jì)合理與否有很大的影響。在完成分解工作之后，要向著各個(gè)模塊中的設(shè)計(jì)轉(zhuǎn)入，以此來進(jìn)行下一層的設(shè)計(jì)。這一設(shè)計(jì)工作需要不斷進(jìn)行，直到最終整個(gè)系統(tǒng)設(shè)計(jì)工作的完成[5]。

ASEDA中主要借助符號(hào)模擬技術(shù)，將電路的符號(hào)模型建立起來。由于相應(yīng)的符號(hào)模擬技術(shù)沒有對(duì)電路的形式以及相關(guān)性能進(jìn)行約定，這樣將會(huì)解決一般性的問題，電路議程將會(huì)自動(dòng)生成，這樣將會(huì)有效縮短準(zhǔn)備時(shí)間。對(duì)于宏模型來說，其具有層次結(jié)構(gòu)，同時(shí)也具有自動(dòng)化特征，這樣將會(huì)有效減少綜合優(yōu)化的時(shí)間，解決相關(guān)的問題。另外，要借助非參數(shù)統(tǒng)計(jì)分析方式，來建立起電路宏模型，以此來充分將線性回歸模型函數(shù)固定形式造成偏差進(jìn)行解決。作為一種具有較強(qiáng)功能、較高效率，方便科學(xué)核工程計(jì)算的交互式軟件包，最新的MATLAB for Windows的4.0版，具有以往交互式編程功能以外，還能將大量的MATLAB配套工具箱進(jìn)行提供，主要有優(yōu)化工具箱、神經(jīng)網(wǎng)絡(luò)工具箱、信號(hào)處理工具箱以及控制系統(tǒng)工具箱等。除此以外，還能對(duì)別的語言接口加以提供，從而增強(qiáng)其功能。所以，在ASEDA中，主要用作系統(tǒng)級(jí)仿真。

3 ASEDA設(shè)計(jì)環(huán)境的特征

設(shè)計(jì)者借助ASEDA提供的工具，可以設(shè)計(jì)出各種電子系統(tǒng)，主要涉及仿真、輸入、測(cè)試與實(shí)現(xiàn)等。因此對(duì)于ASEDA來說，主要具有以下幾方面的特點(diǎn)：

首先，作為電子系統(tǒng)設(shè)計(jì)與仿真來說，圖形用戶界面是統(tǒng)一的；其次，借助MATLAB，在系統(tǒng)級(jí)仿真過程中，能夠幫助對(duì)設(shè)計(jì)結(jié)構(gòu)中問題的及時(shí)發(fā)現(xiàn)，防止設(shè)計(jì)工作的浪費(fèi)現(xiàn)象的出現(xiàn)[6]。再有，其自身的電路綜合設(shè)計(jì)具有層次化的框架，這與自頂向下的系統(tǒng)設(shè)計(jì)要求相符合；另外，對(duì)反饋回路的多級(jí)嵌套具有一定的支持作用，能夠適應(yīng)多級(jí)、復(fù)雜的系統(tǒng)要求；此外，關(guān)于電路宏模型庫(kù)的建立，主要具有層次化與可擴(kuò)充性特征，可以積極保障分層次系統(tǒng)的設(shè)計(jì)，也使得設(shè)計(jì)的靈活性得以提升，縮減了設(shè)計(jì)所需的時(shí)間。并且設(shè)計(jì)環(huán)境自身的綜合優(yōu)化算法具有高效性特征，借助靈活的方式，通過用戶人工干預(yù)的形式，還可以是通過計(jì)算機(jī)自動(dòng)生成的形式，得到各層次的宏模型。除此以外，體系結(jié)構(gòu)具有開放性特征，不但可以對(duì)其他設(shè)計(jì)工具的接口進(jìn)行提供，還能讓設(shè)計(jì)人員擁有自主性，可以在系統(tǒng)中對(duì)設(shè)計(jì)工具進(jìn)行擴(kuò)充與建立等，以此便于各種設(shè)計(jì)人員的電子系統(tǒng)設(shè)計(jì)工作，尤其是幫助模數(shù)混合的電子系統(tǒng)設(shè)計(jì)。最后，可以借助多用電路模擬與驗(yàn)證方式，除掉傳統(tǒng)的SPICE等數(shù)值模擬工具以外，還能借助符號(hào)模擬工具，來驗(yàn)證模擬電路等，能夠幫助設(shè)計(jì)人員適當(dāng)?shù)卣壑性O(shè)計(jì)精度與時(shí)間等。

4 結(jié)論

總而言之，電子系統(tǒng)的設(shè)計(jì)發(fā)展離不開電子系統(tǒng)設(shè)計(jì)自動(dòng)化方式與設(shè)計(jì)環(huán)境的作用。合理運(yùn)用科學(xué)的電子系統(tǒng)設(shè)計(jì)自動(dòng)化方式，有助于我國(guó)電子系統(tǒng)設(shè)備的發(fā)展。因此，對(duì)于相關(guān)電子信息借助的設(shè)計(jì)人員來說，應(yīng)該加強(qiáng)對(duì)電子系統(tǒng)性能與設(shè)計(jì)限制的分析與研究，借助有效的方式科學(xué)設(shè)計(jì)電子系統(tǒng)。在當(dāng)前信息時(shí)代的發(fā)展浪潮中，為了能夠適應(yīng)社會(huì)的發(fā)展趨勢(shì)，應(yīng)該積極增強(qiáng)自身的科學(xué)技術(shù)水平，提升信息技術(shù)人才的綜合素質(zhì)與能力，以此可以為我國(guó)的信息技術(shù)的發(fā)展做出相應(yīng)的貢獻(xiàn)，并且能夠使我國(guó)積極走向現(xiàn)代化、信息化的道路中，實(shí)現(xiàn)我國(guó)的綜合國(guó)力的增強(qiáng)，以及生活質(zhì)量的提升。

參考文獻(xiàn)：

[1] 江朝暉.“電子系統(tǒng)設(shè)計(jì)”教學(xué)的問題分析與方法探討[J].教育教學(xué)論壇，2013（3）：89-90.

[2] 肖忠.《電子系統(tǒng)設(shè)計(jì)》課程教學(xué)方法的探討[J].科技信息，2011（26）：56-58.

[3] 余小平，庹先國(guó)，奚大順，高嵩，劉明哲.《電子系統(tǒng)設(shè)計(jì)實(shí)踐》教學(xué)改革嘗試[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2011（6）：126-127.

[4] 吳平，楊衛(wèi)波，徐孟，等.電子系統(tǒng)設(shè)計(jì)相關(guān)課程教學(xué)改革與實(shí)踐[J].中國(guó)電力教育，2013（14）：63-65.

[5] 陳學(xué)英，呂明.電子系統(tǒng)設(shè)計(jì)開放實(shí)驗(yàn)室建設(shè)探討[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2013（4）：99-100.

[6] 許岳兵，張登玉，譚岳衡，等.綜合電子系統(tǒng)設(shè)計(jì)的教學(xué)研究與實(shí)踐[J].科技創(chuàng)新導(dǎo)報(bào)，2012（21）：63-64.